《照片人物 Synopsys营销副总裁Bijan Kiani》

目前产品上市的时程不断被压缩，这也造成设计者加速工作效率的需求，使得自动化的EDA设计工具愈形重要。在设计流程中，时序验证和功能验证是决定产出（tape out）风险的关键，但当芯片的制程技术已可生产百万逻辑闸等级的单一芯片系统时，旧有的验证方式面临难以处理的窘境。

Synopsys营销副总裁Bijan Kiani指出，传统的动态仿真验证(dynamic verification)在处理越复杂的芯片设计时，所产生的动态仿真向量越多，让验证的工作变得旷日废时。因此为提高执行验证工作时的生产力，静态时序分析 (static-timing analysis) 以及功能验证(formal verification)等静态验证(static verification) 辅助工具已成为处理高逻辑闸总数、高复杂度芯片设计的主流方案。

Bijan Kiani表示，功能验证 - 特别是「一致性功能检验 (equivalence checking) 」的功能验证方式，改以数学证明的方式检验前后两个芯片设计的版本，以便决定其是否为逻辑等值，这让设计者能够在极短时间内验证数百万个匣道设计。由于具备增加生产力与降低重新制作投资的优点，「一致性功能验证」已成为现今验证不可或缺的一种方式。

在Synopsys的验证工具中，Formality 即是一套提供全芯片「一致性功能检验」的工具，能快速定义错误，及帮助加速进行错误隔离与解决。为推广在三月底将问世的Formality 2002新版本，Bijan Kiani特地来台，他强调除了既有功能的强化外，此一新版本的革命性意义在于它的诉求 - 以简易的接口与流程真正有效辅助所有的工程师。

Bijan Kiani表示，这是市场上第一个以流程为主的一致性功能验证环境，其图形用户界面（GUI）的设计，能够在一致性功能验证过程中引导用户，而大幅降低设定与侦错所花费的时间。它支持Verilog、VHDL'93以及EDIF等汇编语言、与Synopsys.db档案等之组合，对RTL描述则支持可合成的电路。

目前在功能验证的工具市场上，主要的厂商为Synopsys、Verplex和Avant!，虽然Synopsys已确定并购Avant!，但Bijan Kiani表示双方仍有一段行政程序要进行，未来的整合状况会如何，现在还言之过早。但就产品开发的理念上，Synopsys则会坚持既有的做法，即在开发的过程中便让客户密切参与，以满足切实的需求；身为验证工具的提供商，他强调唯有在验证自身工具的完整与实用后，才会推出上市。(照片提供：Synopsys)