《照片人物　Synopsys行銷副總裁Bijan Kiani》

目前產品上市的時程不斷被壓縮，這也造成設計者加速工作效率的需求，使得自動化的EDA設計工具愈形重要。在設計流程中，時序驗證和功能驗證是決定產出（tape out）風險的關鍵，但當晶片的製程技術已可生產百萬邏輯閘等級的單一晶片系統時，舊有的驗證方式面臨難以處理的窘境。

Synopsys行銷副總裁Bijan Kiani指出，傳統的動態模擬驗證(dynamic verification)在處理越複雜的晶片設計時，所產生的動態模擬向量越多，讓驗證的工作變得曠日廢時。因此為提高執行驗證工作時的生產力，靜態時序分析 (static-timing analysis) 以及功能驗證(formal verification)等靜態驗證(static verification) 輔助工具已成為處理高邏輯閘總數、高複雜度晶片設計的主流方案。

Bijan Kiani表示，功能驗證 - 特別是「一致性功能檢驗 (equivalence checking) 」的功能驗證方式，改以數學證明的方式檢驗前後兩個晶片設計的版本，以便決定其是否為邏輯等值，這讓設計者能夠在極短時間內驗證數百萬個匣道設計。由於具備增加生產力與降低重新製作投資的優點，「一致性功能驗證」已成為現今驗證不可或缺的一種方式。

在Synopsys的驗證工具中，Formality 即是一套提供全晶片「一致性功能檢驗」的工具，能快速定義錯誤，及幫助加速進行錯誤隔離與解決。為推廣在三月底將問世的Formality 2002新版本，Bijan Kiani特地來台，他強調除了既有功能的強化外，此一新版本的革命性意義在於它的訴求 - 以簡易的介面與流程真正有效輔助所有的工程師。

Bijan Kiani表示，這是市場上第一個以流程為主的一致性功能驗證環境，其圖形化使用者介面（GUI）的設計，能夠在一致性功能驗證過程中引導使用者，而大幅降低設定與偵錯所花費的時間。它支援Verilog、VHDL'93以及EDIF等組合語言、與Synopsys.db檔案等之組合，對RTL描述則支援可合成的電路。

目前在功能驗證的工具市場上，主要的廠商為Synopsys、Verplex和Avant!，雖然Synopsys已確定併購Avant!，但Bijan Kiani表示雙方仍有一段行政程序要進行，未來的整合狀況會如何，現在還言之過早。但就產品開發的理念上，Synopsys則會堅持既有的做法，即在開發的過程中便讓客戶密切參與，以滿足切實的需求；身為驗證工具的提供商，他強調唯有在驗證自身工具的完整與實用後，才會推出上市。(照片提供：Synopsys)