随着设备供货商希望以更低的采购与运作成本推出各种新型通讯技术方案，让各种高速接口的重要性日益提升，进而使序列产生器与序裂译码器（serializer/deserializer；SerDes）子电路成为测试作业中最关键的宏单元（macrocell），另一个客户所面临严苛的挑战之一，便是将SerDes整合至各种新型特殊应用集成电路（ASIC）设计方案中，这可归因为许多供货商在将宏单元置入设计之前并未进行完整的测试。对于ASIC客户来说，降低成本的第一步，就是要求IC供货商重视讯号真实性、取得已预先经过测试的关键性IP，以及于宏单元中提供各种测试的功能。

由于通讯产业历经大幅且长期的经济不景气，促使业者将经营焦点由追求尖端技术转移至建立网络使用容量，透过大幅缩减的成本，以提供高竞争力的方案，并支持各种新型服务。为供应高竞争力的组件，厂商须运用各种通讯智能财产专利（intellectual property；IP）与改进讯号的真实性。另外因为更高的数据传输率需要各种SerDes接口进行传输，SerDes宏单元的整合，便成为现今的IC中最重要的IP区块之一。将各种SerDes功能整合入更大型的系统层级IC中，可较独立型SerDes组件更能降低系统成本，并降低耗电量与改善讯号真实性。

整合SerDes之重要性
...
...