搜尋

會員登入

搜尋

導覽

會員

以设计师为中心的除错解决方案可缩短验证时间

随着设计规模变得越来越大,功能越来越多,复杂性也在持续呈爆炸式增加。对於整个设计和验证团队而言,无论是在时间、工作量和经费上,运作的成本都呈现指数性增长。



图一 : 若未能尽早发现问题,就需要花更多精力来寻找并修复问题。(source:Wilson Research Group and Siemens EDA, 2020 Functional Verification Study)
图一 : 若未能尽早发现问题,就需要花更多精力来寻找并修复问题。(source:Wilson Research Group and Siemens EDA, 2020 Functional Verification Study)

造成预算超出和计划延迟的一个重要原因是设计错误,而这些错误原本是可以在设计过程中修正的,且不需要用到精密复杂的验证程式,也不必具备深奥难懂的验证技术知识。但是,如果这些错误转给验证和整合团队时,会导致设计流程停顿下来,迫使验证工程师将有错误的区块送回至设计工程部门。


解决此问题的最隹方式是,在区块和子区块设计期间从源头修正错误。要做到这点,设计师必须改变他们看待并处理验证和除错的方式,并且需要工具来帮助他们将合理品质的产品尽快地交给验证团队,让验证工程师能够调教区块并予以整合。
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般使用者 10/ごとに 30 日間 0/ごとに 30 日間 付费下载
VIP会员 无限制 25/ごとに 30 日間 付费下载

Card Image

PIC32-BZ6:新一代高度整合单晶片无线平台

随着智慧设备的射频(RF)设计复杂性日益增加,传统无线解决方案通常需要多晶片组合才能新增功能,或频繁重新设计才能满足不断升级的行业标准。为此,Microchip推出全新高度整...

随着智慧设备的射频(RF)设计复杂性日益增加,传统无线解决方案...