一个跨时脉域协定，可以被定义为使一个跨时脉域讯号在跨时域范围内正确被传输的假设，有许多不同型态的CDC协议，被用来确认跨时域的资料是否正确被传送，同时这也必须视何种同步架构被用到。即使CDC讯号必须靠2DFF同步器来取同步，它同时也要遵守CDC的协议：传送暂存器的输出端必须要一直保存它的值，直到同步器的输出端已经准备好，以及它的值已被接收端所取样。

《图一　CDC协定传输之实例》

CDC的协定必须要强制遵守，以确认在​​跨时域下，资料不会被破坏。即使在设计中，正确的使用同步方法，功能性的问题还是会发生，例如，当讯号已经稳定了，但CDC的讯号却产生变化；或是同步器的输入讯号在接收端连续的两个时脉周期都变化。因为传统RTL的仿真无法模拟亚稳态状态，错误通常无法经由模拟反应出来，通常藉由晶片显示出来后，其时而正确，时而错误的行为让晶片必须重新设计，因此将付出昂贵代价。

CDC的再聚合效应（Reconvergence）

当多个讯号从一时域被传送至另一时域，而彼此间执行某种逻辑功能运算时，被称做再聚合效应（reconvergence）。假如这些讯号有一定关系，CDC再聚合效应的错误就会产生。

使用2DFF同步器来检视之前的问题，可以观察到的现象是亚稳态在实际设计中，会造成不可预测的递延，在经由同步器传送CDC讯号的过程中。假如一个亚稳态SSP暂存器的输出端已达到正确值，而这个值也会在下个周期被正确传递到下一级的输出端。但假如SSP暂存器的输出端是到达一个错误值时，就需要一个额外周期来传递此一正确的值。

因为就CDC讯号而言，亚稳态是无法避免的，设计者就必须要确认，在所有情况下，CDC讯号的任何关系都有可能。又因为亚稳态的状况，无法用传统模拟的方式来验证，任何因应再聚合效应所犯的错误也无从发现。

因应再聚合效应的最佳方式就是，充分了解再聚合效应的不同种类，以最佳的线路设计方式来有效的排除此一现象。

单一位元多时脉的再聚合效应

假如就不同时域移动的单一讯号而言，其彼此间的多重转换（transition）是有一定关系的，但经过同步器时，因为无法预测的递延就会有破坏彼此关系的潜在危机。

《图二　不同时域移动的单一讯号，彼此间的多重转换具有一定关系》

多位元的再聚合效应（Multi-Bit Reconvergence）

当多位元讯号分别被同步处理，而且在不同时域传送时，每一同步路径将会有不同的递延，彼此间也是独立的。假如这些讯号彼此间有关系的话，这些关系也会被破坏掉，造成接收端的潜在危机。

《图三　同步路径的递延将造成接收端的潜在危机。 》

多位元多周期的再聚合效应（Multi-Bit Multi-Cycle Reconvergence）

即便使用前例再聚合效应的防范方式，一个设计还是可能会坠入多位元多周期的问题。这个现象会发生，主要是导因于任何逻辑其依赖资料在不同领域传递时，将会有可变的输出时序。

假如含有多重功能（例如多个状态机彼此间都有互动时），在模拟中关系都会产生变化。此种再聚合效应可能会在设计中，非常深入的地方，离CDC讯号很远处，因此很难发现跟解决此种问题的根源。

CDC验证的自动化

一个完整的CDC解决方案必须要能确认在整个设计中有妥善的同步架构，这些结构所需的协定都必须要能遵守。而这些设计的技巧，也必须要被应用以处理各种形式的再聚合效应。传统的验证技巧已无法应付所有领域，使CDC问题让设计团队承受高度的风险。

为了克服传统验证方法的局限，完整的CDC解决方案对于​​跨时脉域解决方案需使用独特的技巧，以加强现存的验证结构，能自动验证跨时脉域处理的正确性。跨时脉域利用三项关键能力可完成此功能：

• * 静态分析以保证同步装置的结构正确性；





• * 自动产生断言来验证跨时脉域协定；





• * 产生亚稳态效应嵌入已存的模拟器来检验聚合逻辑。

这些技术被连接在一起并且高度自动化，使得它们可以被专家和非专家用户所使用。

结构验证

过去，在设计中CDC的讯号数量相对较少，设计团队可以人工检阅所有的连接，来确保它们的正确排列。然而，在今日的设计中，时域与经过它们的讯号数量急遽增加，这种人工检阅的过程变得很不实际，而且出错率极高。使用静态分析技术之CDC解决方案进行结构验证，它会自动执行以下任务：

• * 确定设计中使用的时脉架构(时脉域、时脉门、除频器等);





• * 确定设计中的所有CDC讯号；





• * 决定讯号的同步机制；





• * 检查同步机制是否被正确实施和使用。

《图四　在2DFF同步器中出现的逻辑错误》

尽管这些步骤是自动实施的，但使用者依然可以导引此工具，借着提供额外资讯，例如时脉群、优先的同步类型、例外情况和许多其他选择的资讯来进行管理。

如果发现结构同步中的问题，可以使用一个图形介面的互动环境来处理CDC讯号并排除此一问题。

在结构验证中的所有问题可以透过修改设计，或者人工的检阅而被修正。

协议验证

一旦CDC管理结构设计中的问题被修正后，就需要验证设计中是否贯彻了CDC交换协议。

一般来说，CDC协议的验证如果被彻底实施，会包括多时脉关系下的执行模拟，因为其中的某一个时脉关系就可能会引发一个功能的错误。这种做法的问题在于工程师只可能覆盖小部分的时脉和设计状态的关系，这使整个过程的效果不那么明显。即使一个错误被模拟出来，仍然需要回到测试平台进行检测，这样就很明显减少了CDC验证的效果。

《图五　CDC协议的验证可能引发功能的错误》

完整的CDC解决方案透过基于断言的高级验证技术方式克服了这些局限。在结构验证的设计中抽离出的资讯，可以自动生成CDC协定的检测器。它们会包含断言来检测正确的CDC协议是不是一直被遵循，而且与现有的时脉关系无关。这些断言不要求，违法协定的实例一定导致模拟的失败。在模拟中任何违法协定的实例都会被自动捕捉下来，这使设计者能够解决问题。

另外，还可捕捉检测器关键的覆盖资讯。这使验证团队能够对CDC验证的品质进行量化。当运算这些多重模拟时，所得到的结果会自动连接，这使CDC测试中的覆盖漏洞得以暴露。

再聚合检验（Reconvergence）

确定一个设计不会产生任何CDC问题的最后一步，就是确保设计中的所有再聚合逻辑，在所有亚稳态下，都不会出现错误。

再聚合问题是CDC问题中最难发现和排除的问题。一些设计小组在设计中加入了特殊的时序模型来协助找出潜在的问题，但是这些解决方案在寻找漏洞方面的能力非常有限。

《图六　静态分析技术能检测出所有设计中可被启动的CDC再聚合路径》

完整的CDC解决方案包含一个穷举式的静态分析技术，它能够检测出所有设计中可被启动的CDC再聚合路径。当使用形式验证技术时，误判的再聚合会自动被检测出来。一旦一个再聚合路径被检测出来，工程师便可以使用整合的除错环境来解决它。

然而，静态的再聚合分析，必须要依靠设计团队的人工检测来确定是否真正出现了问题。这是一个非常耗时，而且容易出现错误的过程。要使用静态技术来发现所有的多回圈，多位元的再聚合实例也不那么实际，因为实际上可能出现的交叠状况非常多。

为了克服这些局限，利用CDC-FX技术可整合现有的模拟环境来注入亚稳态效果，以复制出可能会在最终硬体中产生的各种延迟行为。

《图七　亚稳态被自动注入RTL模拟和CDC路径中》

亚稳态被自动注入现有的RTL模拟和所有的CDC路径中，尽管那些都不使用结构同步。只有当这些亚稳态在硬体中实际发生时，它们才会被随机地植入CDC讯号中。由于再聚合路径，当设计中不能容忍这些亚稳态产生的效果时，一个功能性错误就会被模拟出来，并且可以使用传统的技术来排除错误。

使用CDC-FX可以免去使用静态分析检测时，潜在违规实例的人工步骤，它还能检测出隐藏于深层的再聚合问题，而这些问题使用其他技术并无法检测而出。在这个步骤中，自动生成的覆盖监测器会继续衡量再聚合CDC讯号的活动。

CDC验证方法

CDC的设计中会出现许多问题，检测这些问题又需具备许多不同的技术。所以采用一种综合而有效的方法就显得非常关键，以期能减少验证的重复工作，并得以将检测出的问题数量最大化。

模组式设计

在模组设计中，只要主要的代码发生了改变，就应当进行静态分析，这会在测试平台之前就检测出结构问题和模组级别的再聚合问题。

模组验证

在模组级的检测中，应当使用包含生成的CDC协议监测器来确保CDC协议被遵守。 CDC协议监测器可以在正式的检测和模拟中被使用。

系统整合

当系统整合时应当再次运行静态分析，来检测多重模组整合时产生的新CDC讯号。

系统验证

在系统验证的过程中，CDC协定监测器应当包含在正常的回归测试中。也应检查监测器的覆盖性，并且利用额外的测试来填补覆盖的漏洞。最后，一​​旦系统验证的结果稳定了，回归测试应当包括CDC-FX亚稳态注入器。

结论

在今天的设计中，时脉域和经过它们的讯号数量的大大增加，使人工检查这些连接变得不实际而且非常容易产生错误。这使亚稳态在晶片中引发错误的可能性大大增加。

一个完整的CDC验证方案，必须确保整个设计中使用了正确的同步结构，这些结构所需的协定始终被遵守，且针对所有形式的再聚合设计技术都正确地执行的工作。传统的验证技术在所有这些领域里都可能会遭遇失败，这使CDC问题对设计团队来说是一个很大的风险。

为了克服传统验证的局限，有效的CDC验证方法应当使用静态分析、CDC协定，以及在模组设计、模组验证、系统整合和系统验证中注入亚稳态结果分析。完整的CDC工具和方法将它蕴涵的技术和专业知识，能整合成一套高度自动化的验证CDC设计及管理的解决方案，使专家和非专业人士能够从中得益。

（作者为Mentor Graphics明导国际市场部行销经理）

border=0>

size=2>相关网站	src="/images/arrow.gif" width=13> href="http://www.mentor.com">Mentor Graphics网站 src="/images/arrow.gif" width=13> href="http://www.synopsys.com">Synopsys新思科技网站 src="/images/arrow.gif" width=13> href="http://www.cadence.com">Cadence益华电脑网站
src="/images/misc_spacer.gif" width=1>

border=0>

size=2>市场动态

height=13 src="/images/arrow.gif" width=13> class=style4 style3> color=#333333>明导国际（Mentor Graphics）宣布升阳电脑（Sun）利用Mentor的0-In CDC（Clock-Domain Crossing）技术设计出UltraSPARC T1处理器。这款刚发表的突破性处理器是内含8个核心并能同时支援32组执行绪的64位元处理器设计，不但采用该公司专利的CoolThreads技术，还包含开放原始码的硬体和软体规格。相关介绍请见「 href="http://www.mentorg.com.tw/news/view.php?id=269&PHPSESSID=dfcd18cb0f220acf245543ff5656e36e">Sun利用Mentor Graphics CDC解决方案验证UltraSPARC T1处理器」一文。 height=13 src="/images/arrow.gif" width=13> color=#333333>全球第一大电子设计自动化（EDA）软体公司美商新思科技（Synopsys）宣布将斥资8亿元在台湾成立研发中心，这是继Intel、HP、DELL、SONY、IBM之后，另一家国际高科技大厂在台创设研发中心。你可在「 href="http://libertytimes.com/2004/new/sep/22/today-e1.htm">新思科技在台设研发中心」一文中得到进一步的介绍。 height=13 src="/images/arrow.gif" width=13> 明导国际（Mentor Graphics）推出专用来协助电子公司设计大型电路板的XtremeAR产品。 XtremeAR是Mentor利用Xtreme专利设计技术开发的第二代产品，最多能让15颗处理器同时执行自动绕线，使得大型电路板的绕线时间从数天缩短为数小时。更高的生产力和更短的设计周期时间不但加速大型设计的上市时程，还能让工程师试验多种设计后再选择最佳结果，这能提高设计品质和系统效能。 color=#333333>在「 href="http://www.mentorg.com.tw/news/view.php?id=267&PHPSESSID=dfcd18cb0f220acf245543ff5656e36e">Mentor Graphics推出业界首创的XtreameR产品」一文为你做了相关的评析。

src="/images/misc_spacer.gif" width=1>