半导体异质整合是将不同制程的晶片整合,以提升系统性能和功能。
在异质整合系统中,讯号完整性和功率完整性是两个重要的指标。
因此必须确保系统能够稳定地传输讯号,和提供足够的功率。
半导体异质整合技术现况
半导体的异质整合(Heterogeneous Integration)是指将不同制程、不同材料或不同功能的晶片整合在一起,以提升系统性能和功能。这种技术被视为延续摩尔定律的重要途径,尤其在半导体制程技术逼近物理极限的情况下。目前,异质整合技术主要包括以下几种形式:
●小晶片(Chiplet)技术:将多个具备不同功能的小晶片通过先进封装技术整合於单一基板上。这种技术可以提高晶片制造的良率,降低设计复杂度和成本。
●系统级封装(SiP):将数个不同制程的晶片透过异质整合技术连接,并整合於同一个封装壳内。这种技术可以将逻辑晶片、记忆体、影像感测器等不同功能的晶片堆叠在一起。
●三维堆叠(3D Stacking):透过增加堆叠层数,在一个封装结构中整合更多晶片,实现更高的元件密度。
异质整合技术在许多应用领域中发挥着关键作用,特别是在需要高性能和多功能整合的情况下。以下是一些最需要异质整合技术的应用领域:
AI和HPC
人工智慧(AI)和高效运算(HPC)应用需要大量的运算能力和高速数据传输。透过异质整合技术可以将不同功能的处理器、记忆体和加速器加以整合,提升系统的性能和效率。
5G通讯
5G技术需要高频宽和低延迟的数据传输。异质整合技术可以将射频(RF)元件、数据处理单元和天线整合,实现更高效的通讯系统。
物联网(IoT)
物联网设备需要低功耗和小型化设计。异质整合技术可以将感测器、处理器和无线通讯模组整合在一起,实现更小、更高效的物联网设备。
消费电子产品
智能手机、平板电脑和可穿戴设备等消费电子产品需要高性能和多功能整合。异质整合技术可以将处理器、记忆体、影像感测器和显示驱动器整合在一起,提升产品的性能和功能。
自动驾驶和车用电子
自动驾驶技术需要大量的感测器数据处理和即时决策。异质整合技术可以将雷达、光达(LiDAR)、摄像头和处理器进行整合,提升自动驾驶系统的性能和可靠性。
![图一 : 西门子与联电合作开发3D IC hybrid-bonding流程(source:西门子EDA)](/art/2024/08/211114069880/p1S.JPG)
图一 : 西门子与联电合作开发3D IC hybrid-bonding流程(source:西门子EDA) |
|
异质整合被视为延续摩尔定律的重要途径,尤其在半导体制程技术逼近物理极限的情况下。
异质整合技术虽然带来了许多创新和机遇,但也面临一些挑战。在成本控制方面,异质整合技术涉及多种不同的制程和材料,这使得成本控制变得复杂。特别是在使用先进封装技术时,如何在保持高性能的同时降低成本是一大挑战。
对於制程控制精准度,异质整合需要高度精准的制程控制,包括线宽控制和对位准确性。另外,异质整合技术通常会将多个晶片堆叠在一起,这会导致散热问题。如何有效地管理和散热,是确保系统稳定性和可靠性的关键。
在异质整合系统中,讯号完整性和功率完整性是两个重要的指标。因此必须确保系统能够稳定地传输讯号,和提供足够的功率。另外,异质整合技术需要整个半导体供应链的协作,包括IC设计、晶圆制造、封装和测试等环节。有效地协调和整合这些环节,才是实现异质整合的关键。
异质整合厂商技术发展
随着5G、AI、HPC等应用的需求增加,异质整合技术成为半导体产业的重要发展方向。台积电(TSMC)在异质整合技术上投入大量资源,开发了整合型扇出(InFO)、晶圆级封装(CoWoS)等技术,并应用於苹果公司的A系列处理器。英特尔(Intel)也积极推动异质整合技术,开发了Foveros 3D封装技术,并在其处理器产品中应用。三星(Samsung)也在异质整合技术上进行大量投资,开发了X-Cube 3D封装技术,并应用於其高效能运算晶片。AMD则利用异质整合技术,将多个小晶片整合在一起,提升其处理器的性能和制造良率。
台积电
![图二 : 台积电的CoWoS封装技术(source:TSMC)](/art/2024/08/211114069880/p2S.JPG)
图二 : 台积电的CoWoS封装技术(source:TSMC) |
|
台积电在异质整合技术上的发展,特别是在整合型扇出(InFO)和晶圆级封装(CoWoS)技术方面,已经成为半导体制造业中的领导者。这些技术的发展反映出TSMC在提升晶片效能、缩小封装尺寸以及提高功耗效率方面的创新。
整合型扇出(InFO)技术是TSMC的一项创新封装技术,目的在提高晶片的性能和功耗效率。InFO通过将晶片与扇出型封装结合,实现了更高的I/O密度,并且可以更有效地散热。这项技术的关键优势在於其薄型化设计。InFO技术将晶片直接嵌入到扇出型封装中,取消了传统的基板(substrate),使得封装更薄、更轻,适合於移动设备的应用。由於取消了基板,信号传输的延迟得以降低,进而提升了晶片的整体效能。特别是在高频应用中,这一点显得尤为重要。InFO技术也有助於降低封装的电阻和电容,进而减少功耗,这对於现代电子设备的节能设计至关重要。目前TSMC的InFO技术已经成功应用於苹果的A系列处理器。
晶圆级封装(CoWoS)技术(Chip-on-Wafer-on-Substrate)则是另一项TSMC的重要异质整合技术。CoWoS将多个晶片(如处理器、记忆体、I/O晶片等)组装在一个矽中介层上,并且封装在一个基板上,来实现高度整合。CoWoS技术允许在一个封装内整合高频宽记忆体(HBM),这对於需要大量数据处理的应用(如AI、HPC等)非常有利。CoWoS技术也可支持不同制程的晶片,进行异质整合,可以在一个封装内组合多种不同技术的晶片,实现不同功能的协同运作。而透过缩短晶片间的连接距离,CoWoS技术有效减少了信号传输的延迟和功耗,提升了系统的整体效能。
除了InFO和CoWoS,TSMC还在开发其他异质整合技术,如先进封装技术SoIC(System on Integrated Chips)和Chiplet技术等。SoIC技术允许垂直堆叠晶片,进一步提高了封装密度和效能,而Chiplet技术则透过模组化设计,实现了不同功能晶片的自由组合与配置。
英特尔
![图三 : 英特尔爱尔兰新厂启动Intel 4制程技术量产](/art/2024/08/211114069880/p3S.JPG)
图三 : 英特尔爱尔兰新厂启动Intel 4制程技术量产 |
|
异质整合技术涉及将不同制程、不同功能的晶片模组整合在一个封装中,以提高系统性能和功能的整合度。随着摩尔定律的放缓,单纯依赖缩小晶片特徵尺寸的效益正在减少,因此,异质整合成为业界实现高效能和多功能整合的一个重要策略。
Foveros 3D封装技术是英特尔开发的先进3D封装技术,首次在2018年公布。这项技术是英特尔在异质整合领域的重大突破,允许不同制程技术的晶片垂直堆叠在一起。Foveros 3D封装允许将不同功能的晶片(如运算模组、记忆体模组、I/O模组等)垂直堆叠在一起,这种3D整合方式大幅提升了系统的封装密度。另一个特点是混合制程整合,Foveros能够整合不同制程技术的晶片,这意味着可以将最先进的制程与成熟制程结合使用,实现成本效益和性能的平衡。例如,较先进的运算核心可以与较成熟的I/O模组结合使用。透过缩短晶片之间的连接距离,Foveros技术能够减少功耗和信号传输延迟,进一步优化系统性能。
Foveros技术的首个商业化应用是在Intel Lakefield处理器中。这款处理器将多个运算核心、内存模组和I/O模组整合在一个小巧的封装内,实现了高效能和低功耗的理想平衡,适合於超便携设备和物联网装置。
除了Foveros,英特尔还开发了嵌入式多晶片互连桥接(EMIB)技术。这项技术是在基板上嵌入一个桥接器,实现不同晶片之间的高速互联。与Foveros不同,EMIB是2.5D的异质整合技术。这两项技术可以互补使用,以实现更加灵活和高效的晶片封装解决方案。
三星
随着半导体制程技术接近物理极限,传统的制程缩小已经不足以继续推动晶片性能的提升。因此,异质整合技术成为了包括三星在内的许多半导体公司重点投资的领域。三星积极开发包括2.5D和3D封装技术在内的多种异质整合技术,三星的晶圆级封装技术,如Fan-Out晶圆级封装(FOWLP),能够在封装尺寸更小的情况下,实现更高的性能和I/O密度。三星也是HBM技术的领导者,这种技术通常与异质整合技术结合使用,以应对高性能运算和AI应用的需求。
X-Cube是三星推出的先进3D封装技术,专门应对高效能运算和AI应用的需求。X-Cube技术的核心在於垂直堆叠多个晶片,实现高度整合和优化的封装解决方案。X-Cube允许将逻辑晶片和SRAM记忆体晶片垂直堆叠,这样可以显着提高系统的带宽,并且减少延迟和功耗。垂直堆叠的晶片透过矽穿孔(TSV)技术进行互连,这大大缩短了晶片间的信号传输距离,进一步提高了系统效能。X-Cube技术支持不同制程的晶片在同一封装中进行整合,可以将最适合的制程技术应用於不同的功能模组,在效能、功耗和成本之间取得平衡。
AMD
![图四 : 搭载AMD 3D V-Cache技术的行动处理器(source:AMD)](/art/2024/08/211114069880/p4S.JPG)
图四 : 搭载AMD 3D V-Cache技术的行动处理器(source:AMD) |
|
AMD的异质整合技术主要展现在其Chiplet设计上。Chiplet是透过模组化的方法,将不同功能的晶片模组整合到一个单一的封装中,而不是像传统方法那样将所有功能整合到一个大型的单晶片中。这种设计具有制程灵活性,Chiplet允许不同的Chiplet使用不同的制程技术。例如,运算模组可以使用最先进的制程技术(如7nm或5nm),而I/O模组则可以使用较成熟的技术(如14nm),这样可以降低生产成本。Chiplet可以优化不同模组的性能和功耗,并透过高频宽、低延迟的互连技术(如Infinity Fabric),实现不同Chiplet之间的高效通信。
AMD的Chiplet设计首次在其Ryzen和EPYC处理器中应用,这些处理器证明了这种设计的有效性,特别是在伺服器市场的EPYC处理器上。AMD还开发了3D V-Cache技术,这是一种将大量高速缓存(Cache)堆叠在处理器核心之上的3D封装技术。这种技术可以显着提高处理器的效能,特别是在需要大量数据存取的应用中,如游戏和HPC。
AMD在2022年完成了对Xilinx的收购,这一收购使AMD在异质整合技术方面的能力得到了进一步增强。Xilinx是FPGA的领导业者,这使AMD能够将FPGA与CPU和GPU进行异质整合,实现更灵活和高效的运算解决方案。
结语
异质整合技术为半导体产业提供了新的成长空间。透过将异质晶片模组在同一封装内进行高效整合,能够更好地应对市场对於高性能、低功耗和多功能整合的需求。随着技术的不断成熟和应用的扩展,异质整合技术将在未来的半导体市场中扮演越来越重要的角色,推动产业进一步向前发展。