过去十年来，数位信号的速度一直以指数的速率在增加，这项效能的提高也使得信号完整性的问题成为工程业界的热门技术议题。微波设计方法以前只会用在高档的应用上，但现在也应用在大多数主流的数位设计中。为了达到未来资料速率的要求，工程师开始诉诸先进的信号传输（signaling）方法，其中一种已经被业界广为采用的做法是差动式信号传输法。为了协助设计工程师设计出采用差动式信号传输法的系统，量测业界现在也提供非常多种具有差动信号量测能力的验证设备，包括逻辑分析仪、示波器以及网路分析仪等主流的测试设备，都能提供差动信号量测功能。

差动式信号传输的基本原理

相较于传统的单端式系统，差动式信号传输拥有许多与生俱来的优点。差动式信号传输的基本定义是：有两条由发射器推往接收器的线，其中一条传送信号的“真实”（True）值，另一条则传送信号的“颠倒”（Compliment）值，接收器会比较这两个信号来决定原先的逻辑位准（也就是AB）。数位系统设计已经开始采用这种方法来克服信号完整性的问题。差动式信号传输法具有三项主要优点：

关于差动式信号传输的一些错误观念

设计差动式系统时，有许多错误的观念需要先加以澄清，在开始探讨差动式逻辑分析仪探棒之前，有必要先厘清一些遭到误解的观念。

PCB跑线折角

PCB跑线上常见的一个错误是将差动信号线对中，比较短的一边利用绕线的方法让两边的实际长度相同，这样做的第一个问题是会降低共模拒斥的能力，请看(图一)的跑线。

《图一 利用PCB跑线折角的方式让两条跑线的实际长度变得相同》

当真实（A）边和颠倒（B）边的线被拉到接收端的时候，由于布线时真实边在同一个方向转了几个弯，所以长度比较长，于是在接收端，设计人员在颠倒边增加了一些长度，以便让两边的长度一样，如图一所示。这样处理并不是很好的方法，因为会丧失掉共模拒斥的能力。试想，如果有一个信号在尚未走到跑线折角的地方之前就感染到杂讯的情况，在杂讯可以被抵销之处为共模，但是当杂讯走到了折角的地方时，颠倒边的杂讯相对于真实边会有所延迟，造成杂讯不再是共模状态，而是形成了两个差动的不连续点，如(图二)所示。

《图二 共模噪声被转换成差动的不连续点》

要克服这个问题最好的方法是在布线时插入相同数目的左转和右转数，这样不但可以让差动信号线对的交叉点保持对齐，而且还可以在线对内维持差动的耦合状态。当一对差动信号线保持高度的相互耦合状态时，线对的两边都会出现相同的杂讯，因此可以保持在共模的状态。

试着将差动信号线对的交叉点对齐时，还要考虑的一件事情是线对内的耦合状态。当差动线对内保持高度耦合的状态时，表示大部分的切换电荷是由线对的另一边提供。换句话说，当线对的真实边要切换到高位准时，需要接受电荷，在同一时间，颠倒边会切为低电位并放出电荷。真实边会由颠倒边接收到大部分所需的电荷，这种共生式耦合的意思就是线对一侧的切换会仰赖另一侧的切换，因此当差动线对需要转弯时，外侧跑线会增加一些实际的长度，因而造成不同的时间延迟。观念上，外侧跑线会将内侧跑线的波前缘（wave front）减慢下来，而内侧跑线则会反过来加快（或拉快）外侧跑线的波前缘，发生这种现象的程度会取决于差动线对耦合的情况有多高。

差动的不连续状况（discontinuity）

另一个错误的观念是：如果不连续状况是差动式的话，该不连续就会被抵销掉。当设计人员在差动线对的一边碰到不连续的情况时，往往会刻意地在线对的另一边插入一个不连续段，让两个不连续能相互平衡。其思考逻辑是：当线对的两边都出现不连续状况的时候，差动式接收器在进行AB的逻辑决定时，就会将不连续移除掉，但实际的状况却不然，而且这样做会使得不连续性加倍，这是因为A和B入射波的极性是相反的（dv/dt），造成不连续的极性也是相反的。

试想在一个以负载终结的系统中，差动线对上有一段容抗的不连续，线对的两边都会发生不连续而产生反射。接着此反射会被低阻抗的驱动器重新反射回来，然后在原先的信号缘之后的某个时间出现在接收器。

线对的真实边会碰到由容抗不连续点反射出来的负向反射，然后再被低阻抗的驱动器以几乎－100％的幅度重新反射出来。最后的结果是接收器会在原先信号缘之后的某个时间点收到一个正向的不连续波。

而在颠倒的这一边，由驱动器发出来、沿着传输线行进的波会有负的振幅（－dv/dt），这表示，因容抗的不连续所造成的所有反射会跟真实边一样，具有相反的极性，最后的结果是接收器会在原先信号缘之后的某个时间点收到一个负向的不连续波。当接收器进行A-B的运算时，线对真实边和颠倒边的不连续波会重叠在一起，在接收器的输出端形成更大的不连续波，(图三)就是一个这样的例子。

避免这个问题的最好方法是尽量避免不连续的发生，但是当无法完全做到的时候，每个不连续的地方都要仔细地评估，以确保最后在接收端的不连续效应不会造成错误。

《图三 差动的不连续状况。》

共模输入范围

第三个需要考量的重要问题是接收器的共模输入范围，有时候设计人员会认为所有的共模杂讯都可以被排拒掉，当然，只要总电压没有超过接收器的共模输入范围，的确是如此，任何超过此范围的电压都会被切截掉。但是当差动线对的一边有共模杂讯被切截掉，而另一边的杂讯却没有切截的时候，就会出现问题，它会造成差动信号接收器看到的不是共模的杂讯，因而不会将之排拒掉。

举例说明：

假设一个差动的PECL接收器的共模输入范围（CMIR）是0.3v到3.0v，输入信号是以2.0Vdc为中心的800mVpp信号，如果每一边都碰到一个750mV的共模杂讯突波（spike）的话，线对颠倒边的总电压就会因为该750mV的杂讯突波而超出接收器的CMIR范围，造成信号被切截。如此一来会造成两条线上的杂讯突波之间有所差异，当接收器进行AB的运算时，就会得到一个差动的不连续点，(图四)显示的波形就是一个这样的例子。

《图四 因超出CMIR的范围所造成的差动噪声》

若要成功的设计和做出一个差动式的信号传输系统,就必须先厘清上述所有的问题和错误观念。

差动式逻辑分析仪探棒

进行数位系统的除错和验证时，逻辑分析仪是一种强大又好用的工具。随着数位传输系统逐渐改用差动式信号传输方式，逻辑分析仪的制造商也提供差动式探棒来协助工程师开发这样的系统。就像要成功地设计出系统必须先了解差动式信号传输的基本原理一样，要进行成功的量测也必须先了解差动式逻辑分析仪探棒。

以逻辑分析仪做为差动信号接收器

首先要考虑的是探棒本身做为差动信号接收器的问题，这表示探棒会与标的接收器一样进行A-B的运算，因此先前提到的各种设计问题也可能发生。在一个理想的量测中，探棒应该要观察到与差动信号接收器一样的信号，尤其是，线对上的任何共模杂讯或线对间的相位差在探棒针尖看到的应该要和接收器上出现的一样，这样才能确保所进行的量测可以准确地反映出发生在差动系统内的真实状况。

探棒的位置

第二个要考虑的是探棒的位置，对接收器而言是共模的杂讯可能会因探棒位置的关系，而让逻辑分析仪看到的变成是差动的杂讯，如(图五)中耦合松散之差动信号线对的跑线图所示。

《图五 差动式量测的探棒位置》

杂讯加入的位置是在差动线对的两条线上接近接收器的地方，接收器会在A和B上分别看到往前行进的杂讯，并且在进行逻辑决定（AB）时将该杂讯除掉。现在来看一下当反向行进的杂讯在探棒针尖出现的情况，因跑线转弯的缘故，真实边（A）的杂讯会比颠倒​​边（B）的慢，造成杂讯会以两个差动的不连续状况出现，以致于逻辑分析仪无法将该杂讯拒斥掉。在这个例子中，逻辑分析仪观察到的信号并无法代表标的接收器所看到的情况。解决这个问题的方法是要在共模杂讯不会被看成差动杂讯的位置来探量系统，探量的位置可以直接在接收器上，或如果是耦合松散的差动线对时，在杂讯会经过相同数量的左右转次数的位置也可以。

共模转差动的结构

第三个要列入考虑的因素是探棒的共模转差动结构。逻辑分析仪探棒包含两个以地为参考点的单端式放大器，其中一个放大器负责接收真实边的信号，另一个放大器则负责接收颠倒边的信号。接着，这两个放大器的输出会被馈入一个差动式放大器中，以进行A-B的差异运算，(图六)就是这种结构的方块图。之所以采用这种结构的原因是完全差动式的接收器有实作上的限制，标准的差动信号接收器也是遵照这种方法设计的。

《图六 单端转差动的结构》

了解这种架构很重要，因为探棒的共模输入范围也必须加以考虑。在一个完全差动式的结构中，探棒会无法判断出一个以0伏为中心、振幅为1 V的信号，与一个以100伏为中心、振幅为1 V的信号两者之间的差别，这两种状况最后的结果都是ΔV＝A－B＝2伏。然而，在图六的结构中，信号的摆动范围必须落在两个单端式接收器的共模输入范围内，该信号才能被第二级的差动式放大器看到。之所以提到这一点的原因是设计的考量通常可能只针对系统接收器的CMIR，而没有考虑到逻辑分析仪的CMIR，为了确保逻辑分析的成功，这个规格也必须加以考虑。

共模成份的移除

进行逻辑分析仪探量时要考量的最后一个因素是，差动信号线对的共模成份不会出现在逻辑分析仪所看到的信号中，这表示当使用眼图扫描等信号完整性验证工具时，所显示出来的类比信号将会以0伏为中心，这是因为共模成份（或直流偏压）在进行AB的运算时已经被移除掉了，以下就是这种现象的一个例子。

用安捷伦科技的54845A Infiniium示波器来观察输入逻辑分析仪的A和B类比信号，这两个信号都是含有1VDC直流偏压的400mVpp信号。 (图七)是利用安捷伦科技的16756A逻辑分析仪进行眼图扫描量测所得到的输出。可以注意到眼图扫描量测所显示出来的结果是一个以0VDC为中心，振幅为800mVpp的类比信号。

《图七 示波器与眼图扫描量测的结果》

最新的差动式逻辑分析仪探棒

逻辑分析仪探棒有三种不同的型态：飞脚式（flying lead）、有接头式（connector-based）以及新的无接头式（connectorless）。有接头和无接头的探棒是给已经预先在PCB上设计好测试点的工程师使用的，而飞脚式探棒通常则是给未将测试点设计进去的工程师观察信号用的，每一种逻辑分析仪探棒都提供有差动式解决方案。 (图八)是量测厂商目前提供的不同种差动式探量型态的例子。

《图八 最新差动式逻辑分析仪探棒的例子》

结论

差动式信号传输法已被广为采用，做为解决多种信号完整性问题的方法。随着数位系统逐渐改用差动式信号传输法，逻辑分析仪的制造商也提供各种差动式探棒来协助验证这些系统。值得注意的是，想要成功地设计出高速差动系统所需用到的基本信号传输原理，在进行差动量测时同样也要考虑进去，才能确保量测的成功。在设计的早期阶段即能了解及应用这些基本原理，就可以成功地运用逻辑分析仪的测试能力，确保所设计出来的数位系统够健全可靠，同时也能缩短产品推出上市的时间。 （作者为安捷伦科技硬体设计工程师）