数字系统设计师转而使用FPGA作为主要的建构基础，是因为看中FPGA的弹性和扩充能力，但FPGA的除错依然是设计师在整个开发过程中所需面对最费时的工作之一。有许多强大的逻辑分析工具可以协助验证小组迅速地完成FPGA问题的除错，但如果无法在仪器与待测装置之间提供一个可靠的电气连接，拥有再强大的逻辑分析仪也是枉然。不可靠的连接可能会误导设计师专注于纯粹由FPGA设计与逻辑分析仪之间的电气连接所引发的错误。

本文将说明如何成功地将逻辑分析仪连接到FPGA，并介绍三种最新的连接/除错方式（外部无接头式探测、内部动态探测及被忽略信号的探测）。文中将会详细说明每一种连接方式的实体实作，以协助FPGA系统设计师顺利完成逻辑分析仪的连接。

《图一 许多功能强大的逻辑分析工具可供FPGA设计师使用，但如果没有建立可靠的探测连接，再强大的工具也派不上用场。》

外部无接头式探测
...
...