账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
FPGA系统之增量设计
毕其功于一役的FPGA设计

【作者: Fred Wickersham】2005年12月03日 星期六

浏览人次:【6197】

FPGA设计工程师总是希望其设计能够“毕其功于一役”,但由于复杂的大型系统中牵涉到各种复杂功能、性能要求,以及数量庞大的系统闸,因此,不管花费多少的时间和精力,通常都需要更改设计、修正一些逻辑问题或做进一步的优化。


与传统的设计流程相比较,为支持设计/合成及布局布线实体实现而开发的增量设计流程(incremental design flow),却非常适用于对设计中的特定部分进行修改或优化,而且不会影响到其他已经达到设计要求的部分。如果因为系统内存受限或外延的运行时间,而不适合采用从上而下的严密方法时,设计工程师还可采用增量设计流程完成一项大型的设计。


此外,在增量设计流程中还采用了一些其他的设计策略,以便在继续且独立地开发设计中某些部分的同时,可以将该设计中另外的一些部分冻结。
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般使用者 10/ごとに 30 日間 0/ごとに 30 日間 付费下载
VIP会员 无限制 25/ごとに 30 日間 付费下载

相关文章
FPGA开启下一个AI应用创新时代
专攻低功耗工业4.0应用 可程式化安全功能添防御
以设计师为中心的除错解决方案可缩短验证时间
移动演算法 而非巨量资料
最大限度精减电源设计中输出电容的数量和尺寸
相关讨论
  相关新闻
» 3D IC封装开启智慧医疗新局 工研院携凌通开发「无线感测囗服胶囊」
» 日本SEMICON JAPAN登场 台日专家跨国分享半导体与AI应用
» Nordic Thingy:91 X平台简化蜂巢式物联网和Wi-Fi定位应用的原型开发
» 豪威集团推出用於存在检测、人脸辨识和常开功能的超小尺寸感测器
» ST推广智慧感测器与碳化矽发展 强化於AI与能源应用价值


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8CPE0GY1KSTACUKU
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw