可程式SoC的應用帶來很大的進步，事實上目前的技術已使得設計商在桌面上就可直接完成SoC設計。而多種可程式系統級產品在應用上，也必須依其特性進行考量。

儘管晶片設計商商仍然與ASIC供應商保持著聯繫，但可程式SoC的出現給所有設計商帶來了全新的系統級整合技術。這一新技術將給未來各種各樣的產品提供高度整合的高性能開發手段。要決定最合適的可程式SoC方案，需要全面考慮每個設計的成本、功耗和性能限制因素，同時採用設計商最熟悉的設計方法也是很重要的一個考慮因素。

藉SoC開發平台加速設計流程

系統級晶片設計流程一直面臨著超長延遲的難題，因為SoC設計商需要對系統設計中的知識產權(IP)核心進行識別、獲取、整合和驗証。識別和獲取IP是在設計工作開始之前，必須審慎評估的。取得IP之後，利用SoC開發平台所提供的強大功能可極大地加快設計速度，並簡化系統級驗証工作。藉由支援特定應用所需的一整套完全整合且驗証過的IP核心，並使用適當的SoC開發平台可以將現有設計流程極容易地整合起來，並可加入特殊的額外功能來加速SoC硬體和軟體的開發。(圖一)

在當今競爭愈加激烈的電子市場上，成敗與否往往取決於產品能否及時交付，SoC設計商發現他們正處於不斷縮短的設計周期與不斷提高的設計要求的兩難處境。在這樣的環境下，IP再使用概念就顯得很有吸引力，但許多時候IP再使用仍只是一種妄想。

《圖一　SoC的三大基本要素》

不同產品的區別

不同產品之間有許多重要的區別。Xilinx和Altera公司的元件主要針對需要大量數位信號處理的高級寬頻和電訊應用。Altera已經在其可程式SoC中整合ARM和MIPS的200MHz 32位元處理器，而Xilinx則計畫利用IBM的PowerPC核心提供300MHz的性能。這些元件可望包含10萬閘以上的大型可程式邏輯陣列，根據上回的描述可以明顯看出這些產品將主要用於需要大量處理的產品上，因此價格和功耗等因素相對來說並不重要。

Atmel的應用與市場

Atmel的可程式SoC的目標市場是商業和工業應用，如可攜式、無線和網際網路裝置，功耗低、性能和成本適中是這些裝置的根本要求。它們包括個人數位助理(PDA)及其附件、數位相機、MP3播放機和GPS模組，以及藉由網際網路將家用小電器、保安系統、溫度控制和大型家電連接至最終用戶或製造商服務中心的無線家庭網路。

Atmel的FPSLIC可程式SoC具備高性能和低功耗的8位元AVR微控制器，還帶有36KB的SRAM、多達4萬個FPGA邏輯門、2個UART、1個雙線串列介面、3個定時器/計數器以及1個即時時鐘。由於AVR核心可在SRAM中執行，因此它在25MHz時可提供20MIPS的性能。

這樣的傳輸量對圖像預處理和視頻壓縮/解壓已經足夠。FPSLIC的高傳輸量可使它工作於突發模式，在這種模式下，AVR在大部份時間裏都處於低功耗的待機狀態，並能在相當短的突發時間內進行高性能處理。

微控制器在突發運行模式下的平均功耗要比長時間低頻率運行時的功耗低得多，而且當需要時也能使系統保持較高的傳輸量。FPSLIC的待機電流小於100μA，典型工作電流為2至3mA/MHz，與ASIC方案相差不多，但比離散方案或大型FPGA要小得多，後者的待機電流為幾十毫安，而工作電流則高達數百毫安。

FPSLIC的板上FPGA採用Atmel的可重配置AT40K FPGA技術，每個FPGA單元都能在系統運行期間內獨立地重配置，而且不會影響其它單元。因此，單個PDA附件就能實現多個不同的應用，甚至不必與PDA主體連接。藉由按鈕啟動FPSLIC上FPGA的重配置功能就可以使同一個PDA組件實現多種功能，可作為MP3播放機、數位相機或GPS模組。成為所謂的「一魚數吃」或一種硬體多種應用之「軟體定義裝置(software defined device)」。

需求引發新技術

這是一個真正的買方市場。藉由購買像IP核心這樣的完整功能模組，SoC開發商可以更快地設計出滿足市場所要求的產品，比從頭開始創建每個功能模組要快得多。更為重要的是，開發商希望能將有限的時間與寶貴的資源，集中於開發能使其產品有別於市場上其它同類型產品的獨特功能。然而，事實上設計商不得不考慮現實世界中影響IP再使用的一些限制性因素。

對SoC設計商來說，在系統設計中採用特殊的方式進行IP整合和驗証是一個沈重的負擔。當前典型的IP核心(不是處理器核心)只能提供少量的資料文檔將模組整合進系統級設計環境及進行系統級功能驗証，因此設計商必須花相當多的時間來深入研究核心電路，並進行足夠深入的功能分析，才能建立介面邏輯並設計測試程式。

對基於匯流排的典型核心來說，這種做法將導致設計瑕疵，因為這些核心不能提供創建系統級介面所需的判斷邏輯和緩衝器，畢竟這些IP通常都是基於一般應用而設計的，所以會有應用上必須具備的配合條件之限制，但是SoC設計商常常希望它們是非常智慧型的，可以動態地融入系統級設計環境中。

事實上，SoC設計商常常自行引入的一些必要的包紮邏輯(wrap logic)和三態緩衝器會增加相當大的電路開銷，並將導致設計性能下降和面積增大，以及由於需解決與三態邏輯有關的多邏輯狀態，而衍生出更多、更費時和更複雜的驗証流程。

平台策略提升效率

與此相反的，SoC開發平台藉由提供針對特殊應用的預整合和預驗証核心，大大減輕了與IP整合和系統級驗証有關的工作負擔。而且，這種平台將核心嵌入一種帶有簡單互連機制的結構中，這樣就可非常容易地增強基礎平台的性能，從而滿足設計商的特殊應用要求。另外，開發平台可進一步支援硬體/軟體協同開發的策略，有助於正確且快速地完成硬體和軟體的設計任務。

採用基於開發平台的SoC設計方法，設計商可以在任何複雜的IC設計中採用現有的EDA工具，如他們常用的整合和分析工具。事實上，設計平台能提供許多關鍵要素，包括主要整合和驗証階段所需的高階模型和驗証測試套件。另外，平台開發環境所提供的簡單程式(script)與生成文件，也有助於將硬體和軟體開發環境合併為單一的協同流程。

SoC開發平台進一步改善了現有的設計流程，並增強了以團隊為主的SoC設計方法。基於開發平台的方法不僅可加速初始階段的設計，而且可藉由簡化系統級驗証的流程，而加快後續的設計工作。

兩種平台類型

開發平台可以加速新設計的啟動，為進一步開發打下堅實的基礎。設計商無需再將寶貴的時間花費在標準介面核心的識別、認証和獲取上，依靠SoC開發平台就可馬上進入更深層次的實現階段。就像評估工板常作為板級設計的核心一樣，SoC開發平台也提供易於用戶修改和增強功能的完整參考設計。目前有兩種類型的平台可供設計商選擇：一種是通用平台，另一種是專用平台。

通用平台

通用平台可以滿足單晶片嵌入式系統的設計需要，這些系統通常是由作為特殊核心的處理器、記憶體和週邊功能模組所構成，所有核心都是經過預整合和預驗証的，例如Palmchip公司的通用SoC開發平台就提供了比較完整的系統設計，其中包括ARM、MIPS、ARC或其它類型的處理器核心，以及一些關鍵週邊裝置功能，包括系統定時器、看門狗/定時器(dogwatch/ timer)、中斷控制器、可程式I/O(PIO)、儲存控制器、DMA控制器、GPIO、字母數位LCD控制器和UART(圖二)

專用平台

同樣地，專用平台也為某些特定應用提供完善的設計，唯一與通用平台不同的是：必要時它也可重配置和修改以滿足最終目標的要求，例如：微驅動控制器。這些專用開發平台能夠進一步增強通用平台的功能，利用其配置的特殊核心和功能可以滿足許多特殊要求，比如特殊的系統頻寬、匯流排頻寬、DMA通道和記憶體結構要求等等。

互連機制

不管開始時採用哪種類型的平台，SoC設計商都需要利用其它核心(customer IP)來補充基於開發平台的設計所不足的部份，這些核心就代表了SoC設計商與眾不同的專業技能，並最終會為公司設計出有自己特色的SoC產品。

互連機制的影響

在這一階段，平台的互連結構決定了設計商會面臨的整合任務的複雜度。Palmchip平台採用CoreFrame整合結構，因此有助於簡化新增核心的整合工作。這種整合結構沒有採用會導致額外開銷的匯流排方式，而是提供了更加適合SoC設計和現有半導體製程的互連機制。

為了符合印刷電路板的封裝和製造限制條件，匯流排需要減少每個PCB元件之間的信號連線數目。而利用三態電路和判斷邏輯，多個邏輯信號可以共享更少的物理佈線，因此就可相應減少PCB元件和連接器所需的封裝尺寸或連接器數量。然而，當今先進的半導體製程可提供多金屬層互連，幾乎不影響最終的製造成本和晶片尺寸。

將許多元件整合在單個晶片上後，前面所述將信號復合到匯流排上去所帶來的好處就沒有了。事實上，目前的EDA整合和時序分析工具在處理三態邏輯和復合信號時還存在著很多問題，因此利用匯流排來完成元件之間的互連，對SoC設計而言已經失去了吸引力。

另一方面，目前整合結構採用了點到點和基於訊息通道的機制(Palmchannel)。與匯流排為主導的方法相比，它能充分利用製程技術的先進特性，簡化核心整合，減少電路開銷，並且便利於驗証工作。

舉例而言，點到點機制能夠提供簡單的專用通路，這是擷取用於控制和維護週邊裝置的暫存器資訊所必需的。Palmchannel在該結構中提供了這種互連機制，控制器能透明地處理特殊介面問題，如字長的差異。採用這種方式，設計商可藉由建立這些單獨的專用連接將處理器核心與週邊裝置鏈接起來，而不用再去建立匯流排介面和判斷邏輯。

基於訊息通道的整合提供了連接處理器和記憶體核心所需的高速數據傳送機制。在Palmchip平台上，專用訊息通道硬體利用基於訊息通道的Mchannel連接，能夠處理不同核心間的協議、時鐘域、衝突和頻寬轉換。

對於SoC設計商來說，這種利用點到點和基於訊息通道的機制組合，確實提供了核心整合所需的「插件(plug -in)」方法。有效的互連機制使設計商認識到IP再使用的潛力。實際上，一個結合了功能強大的互連結構、預整合與預驗証核心、模型和簡單程式的開發平台，已為設計商提供了設計複雜SoC所需最有效的綜合環境。

《圖二　Palmchip公司的通用SoC開發平台PalmPak》 - BigPic:1024x768

結語

半導體的重大挑戰

上述這些工具都可由EDA供應商處購得。半導體業是整個電子資訊產業的火車頭，而目前半導體業正面臨兩大挑戰：一是類比IP的設計日益重要，但是因其技術開發困難，所以市場上目前非常缺乏類比IP，尤其是RF IP；另一個挑戰是設計標準的統一化問題，因為半導體製程即將進入奈米(o.1μm以下)的時代，製程設備採購成本加重，晶圓廠將會絕地大反攻要求上游廠商，包含EDA、IDM、fabless、chipless廠商，一起制定一套可共同遵行的標準，以俾晶圓廠勿需再像現在一樣，須備有數條生產線以滿足各種不同製程標準的需求。不過，因各種商業利益的衝突和技術實現的困難等變數，將影響這標準化工作的成敗。

此外，如(圖二)所示，SoC晶片將逐漸侵蝕離散硬體元件供應商的市場，國內的OEM硬體製造商將被迫使用SoC晶片設計應用產品。而國內的晶片設計公司更要研發出新的SoC晶片以便和國外大廠競爭。

不過因為大多數IP核心目前仍掌握在國外大廠手裡，而且他們非常擅長技術創新和複雜系統多人開發之管理，所以，國內大多數廠商只能繼續利用製造優勢，以量產來獲取利潤。而在應用產品開發上，SoC晶片雖然整合在單晶片中，設計商照理說勿須再研究底層硬體和韌體的架構，但是實際從事系統整合時，正如前文所言，設計商常常會被迫從頭做起，這也是SoC晶片技術尚未成熟和為人詬病的主要原因。

雖然如此，未來的電子資訊系統都將採用SoC晶片，例如：藍芽單晶片、802.11a單晶片、甚至擁有數種協定的通訊平台、簡易電腦、或多模、多頻、多功能的行動電話，這種趨勢是必然的。而且在半導體製程於2004年採用奈米技術以後，SoC晶片的功能和品質將會更加令人滿意，它的高普及率也會讓它取代目前還在使用的部份離散元件。