在各式 PC或IA等相關之數位化產品朝向高速、寬頻、行動化的趨勢下，數位多媒體產品的應用正無遠弗界地融入每個人的日常生活中，而這些裝置都必須仰賴記憶產品存放多樣的內容，才能滿足消費者的需求。同時，消費者對記憶容量大小的需求，亦將永無止盡。因此，本文將針對記憶產品的原理、應用及發展趨勢作一概括介紹，然後介紹堆疊式構裝在記憶產品方面的發展現況。

記憶體介紹

記憶體可分為揮發性（Volatile）與非揮發性（Non-Volatile）兩類，揮發性記憶體以RAM（隨機存取記憶體）為代表，又分為DRAM（動態隨機存取記憶體）及SRAM（靜態隨機存取記憶體）兩種，以輸入行與列之位址作存取。

DRAM的分類

DRAM的原理乃是利用電容儲存電荷之方式來儲存資料，故每隔一段時間就必須充電一次，以維持其電壓準位。其分類有：

至於SRAM（靜態隨機存取記憶體），主要儲存單位為電晶體，故速度快，且不須充電，不會造成系統負擔，一般記憶胞的構造由4個電晶體（4T結構）或6個電晶體（6T結構）所組成，故記憶胞的較大。這些揮發性記憶體一但電源關掉資料就跟著消失。

唯讀記憶體（ROM）的分類

非揮發性記憶體以ROM（唯讀記憶體）為代表，其特點是只能讀不可寫，毋需供給電源，亦可保存資料。可分為：

但是，快閃記憶體的微縮製程將在0.045μm製程時達到製程極限。是以，下一代可取代快閃記憶體的非揮發性記憶體，將成為各廠商研發的重點。如集DRAM、SRAM、FLASH為一身之MRAM（Magnetic RAM），主要投入廠商為IBM、Infinion、Motorola。或是架構類似DRAM但電容改由強誘電體取代之FeRAM（Ferroelectric RAM），主要以日系大廠為主。另外，由Intel、ST Microelectronic主導的OUM（Ovonic Unified Memory），乃是利用三族化合物（鍺銻硒）作為資料儲存之材料，類似CD-RW上使用之薄膜材質。其原理是利用該材質在非結晶態具高阻抗雷射光束不反射以儲存“1”資料，在結晶態具低阻抗雷射光束可反射以儲存“0”資料，來進行資料存取。

由(表一)可看出，下一代的非揮發性記憶體，無論是讀、寫、存取次數都朝向DRAM的特性發展。如MRAM具有較快的讀寫速度以及沒有限制的存取次數，而FeRAM則有最低的耗電量，兩者皆需特殊的製程且CELL的面積較大。OUM的讀寫及存取次數不如MRAM，但可以CMOS製程製造，製程簡單成本低且CELL面積約為MRAM及FeRAM的1/3。

《圖一　Memory Cell Array of DRAM》 資料來源：ELPIDA

《圖二　Block Diagram of DRAM》 資料來源：ELPIDA

《圖三　PIN CONFIGURATION　》 資料來源：ELPIDA

DRAM技術介紹

(圖一)所示為DRAM的記憶細胞陣列，每個記憶細胞由1個電晶體及電容所組成。橫線串接gate作控制（word line），縱線則為電荷之進出的通路（digit piar），word line及digit pair共構成16組輸出入管道（IO line）。圖中所示為128Mb DDR SDRAM，共有4096 word line及512 digit pair以及16 IO line。將此基本陣列構造對應於(圖二)，Address pin A0~A11共有4096（=212）條word line作控制，其digit pair的結構則依設計不同而異，一般16位元架構（16條 IO line）之DDR SDRAM為512條digit pair（=29），8位元架構（8條 IO line）之DDR SDRAM為1024條digit pair（=210），而32位元架構（32條 IO line）之DDR SDRAM為256條digit pair（=28）。Bank pin BA0、BA1表示總記憶量共可分成4（=22）塊記憶細胞陣列，每塊記憶細胞陣列具有212×29×16個記憶位元。則總記憶量為212×29×16×4=（210）×（210）×（16×4×2）=128Mb。

再將此功能區塊圖對應於(圖三)，一般可將DRAM元件的接腳分為address pin、command pin、data pin及power pin 4類。若元件為16位元架構，則data pin除了DQS、DM等觸發及鎖住data的接腳外，就是16根並列存取的數據接腳。command pin一般分為頻率、位址及讀寫控制三類，CK、/CK、CKE屬於頻率控制接腳，/WE、/CS屬於讀寫控制接腳，/RAS、/CAS屬於位址控制接腳。就address pin來說，A0~A11及BA0、BA1等屬於位址接腳。通常，我們都可從address pin算出該顆DRAM元件的位元數。如圖3右側512Mb DDR SDRAM之總記憶量，可計算為213×29×16×4=（210）×（210）×（16×4×4）=512Mb。就power pin來說，可分為參考位準及供給數據接線用之電源線及接地線，前者為VCC及VSS，後者為VCCQ及VSSQ。

DRAM技術提升要點

除了利用微縮製程來提升DRAM的密度外，更低的操作電壓及更快的操作頻率為DRAM技術提升的兩個主軸。就降低操作電壓來說，由(圖四)可看出，電壓由早期3.3V的EDO 40MHz、SDRAM PC66、PC100、PC133，下降到2.5V電壓之雙倍頻SDRAM的DDR200、DDR333、DDR400。再進一步下降到1.8V電壓之雙倍頻SDRAM的DDRII 400、DDRII 533、DDRII 800。未來，則朝向1.5V電壓之雙倍頻SDRAM的DDRIII架構邁進，由圖四可看出1.8V電壓之DDRII 400比2.5V電壓之DDR400減少約60％以上的電能。

《圖四　DRAM產品耗能比較圖》 資料來源：Micron

《圖五　雙倍頻原理》 資料來源：ELPIDA

《圖六　DRAM產品操作頻率比較圖》 資料來源：Micron

其次，就提升操作頻率來說，1995年操作頻率僅達40MHZ的EDO DRAM，操作頻率由DRAM內部提供，資料的存取以該內頻週期之上緣作取樣。之後，發展出以同步外頻作為資料存取頻率的SDRAM，此一外頻指的是系統本身能正常運作之操作頻率，如PC66、PC100、PC133表示同步系統操作頻率為66MHz、100MHz、133MHz。2000年DDR SDRAM雙倍頻技術的提出，乃是同時在外頻週期的上、下緣作資料的存取使得頻寬倍增，由(圖五)可看出在相同操作頻率下，DDR SDRAM的頻寬為SDRAM的兩倍。因此，若系統操作頻率為PC100、PC133或PC166，則透過倍頻技術可使操作頻率倍增為200MHz、266MHz或333MHz。

其後，推出所謂之DDRII SDRAM或是下一代之DDRIII SDRAM，如(圖六)所示，意謂外頻達到200MHz（DDRII SDRAM）時，元件本身的操作頻率可達400MHz，外頻達到400MHz（DDRIII SDRAM）時元件本身的操作頻率可達800MHz。另外，一種4倍頻技術的提出，如(圖七)所示，乃是在外頻一個週期內作4次的資料存取。其方法是利用DIMM模組2個BANK的特性以一個SWITCH同時抓取2個BANK的DDR數據且此兩組數據相差90度的相位，由於DDR每次上、下緣抓取數據的時間並不會用掉整個半週期的時間，固可在此半週期再插入另一筆數據，使外頻一個週期內可作4次的資料存取，(圖八)所示為QBM之記憶模組。

《圖七　四倍頻原理》 資料來源：Kentron Technology

《圖八　QBM記憶模組》 資料來源　Kentron Technology

《圖九　第三代手機功能區塊圖》 資料來源：Samsung

DRAM產品之發展趨勢

隨著行動資訊及網際網路的快速發展，傳統用於桌上型電腦、高階伺服器、筆記型電腦的DRAM記憶體，開始大量用於行動通訊、網際網路及消費性產品。就桌上型電腦、筆記型電腦及高階伺服器方面應用之PC型DRAM產品來說，SDRAM及DDR SDRAM為其主要產品。更大的頻寬及更低的成本為桌上型電腦之DRAM產品的主要發展趨勢，目前大多用在DIMM等記憶模組上。筆記型電腦之DRAM產品，主要用於SO-DIMM等記憶模組，低功耗、低成本、構裝體積小及良好的散熱特性為其主要的發展趨勢。

高階伺服器之DRAM產品，講求高密度低功耗及良好的散熱特性。其位元存取的架構有8位元、16位元及32位元，常見的構裝型式為TSOP_66及FBGA_60，整理如(表二)所示。在行動通訊之DRAM產品方面，行動市場的快速成長已遠超過PC市場，其產品如行動電話、數位相機（DSC）、PDA等，不但講求個人行動的便利性及產品持續的使用壽命，在外觀造型上亦要講求輕薄短小，同時，在功能上亦必須能提供多媒體的服務。結果，更大的功耗及密度需求，以及更小的構裝體積，成為行動通訊用DRAM元件迎合未來產品的重點。

記憶體功耗降低技術要點

以行動電話之應用來說，若要提供即時的多媒體服務，就需要內建隨機動態記憶體SDRAM，如(圖九)所示。如此一來，將因為功耗過大減短使用時間，即令將SDRAM的操作電壓從3.3V下降到1.8V，也會由於SDRAM本身的記憶胞是由1個電容加上一個電晶體組成，需要持續加以充電，導致更多電能的消耗而無法達到省電的目的。針對這個問題，JEDEC的成員們提出三種減少SDRAM充電的功能，即部分區塊充電模式（Partial Array Self Refresh；PASR）、溫度補償充電模式（Temp. Compensate Self Reflash；TCSR）及睡眠式電源切斷模式（Deep Power Down；DPD）來減少充電次數藉以降低功耗。目前，行動通訊用的DRAM必須具備這些內建功能，才能有效地使用在各類的行動產品上。

一般該類DRAM的存取的架構為16位元其構裝型式一般為FBGA_54，架構為32位元者，常見之構裝型式為WBAG_54，整理如表二所示。就網際網路應用之DRAM產品而言，上傳下載的效益取決於資料傳輸的頻寬及存取的時間長短，故此類的產品需要較短之存取時間（Random Access Time）以及較高之存取密度。在縮短存取時間上面，主要是縮短2次存取動作之間的時差（tRC），如(圖十)所示，Network-DRAM將自動充電（Auto-precharge）與列鎖定（/RAS）的指令同時觸發，並將列鎖定（/RAS）與行鎖定（/CAS）之間的時差（tRCD）縮短為1個CLOCK，以減少兩次列鎖定（/RAS）之間的時差。反觀一般的DDR SDRAM架構，不但列鎖定（/RAS）與行鎖定（/CAS）之間的時差較長（約3CLOCK），且充電（precharge）的動作一般多置於下一個列鎖定（/RAS）之前，或者與DATA OUTPUT同步作自動充電動作。

(圖十二)顯示網路用DRAM與DDR SDRAM接腳之差異，可由圖中看出READ/WRITE及ADDRESS等控制指令，集中由FN指令所取代且位址數增加到A14，此意味網路型DRAM的存取功能合併且簡化，密度亦加大以吻合存取時間短頻寬大的需求。這類網路型DRAM的產品，除Samsung的Network-DRAM外，尚有Fujitsu、Toshiba的FCRAM以及Micron、Infineon的RLRAM。如表二所示，其架構有9、16、18、32及36位元等多種，而常見之構裝型有FBGA_48、FBGA_54F及BGA_90。

就繪圖顯示之DRAM產品來說，目前以DDR SDRAM為主，其架構有16及32位元兩種，常見之構裝型為FBGA_144。這類產品主要在處理Video data及Pixel data的等大量的影像數據，經常在DRAM與Pixel暫存區之間造成瓶頸。據此，Mistsubishi提出一種3d-RAM的繪圖顯示型DRAM產品，其特徵是打破傳統DRAM架構下讀寫速率近似平衡的方式，而賦予寫最大的速率。其次，將SRAM內建到DRAM內部以提Pixel暫存區的記憶容量，如圖十二所示。就消費性電子產品之性電子產品之DARM來談，如表二所示，以SDRAM及DDR SDRAM為主，且皆為32位元之存取架構。常見之構裝型態有TSOP_86、TQFP_100、FBGA_90及FBGA_144等構裝型式。

《圖十　Net-work vs. DDR SDRAM Read Timing》 資料來源：Samsung

《圖十一　Network-RAM與DDR SDRAM接腳比較》 資料來源：Samsung

《圖十二　3D-RAM功能架構圖》

記憶模組產品介紹

常見之記憶模組（DIMM），有ECC（Error code check；錯誤檢查碼）及無ECC之分，以及Registered mode及unbuffered mode之分。無ECC之記憶模組必須湊滿64位元為一次存取的單位，就8位元架構之DRAM元件而言，必須8顆DRAM元件才能滿足一次存取的單位。有ECC之記憶模組，則必須湊滿72位元為一次存取的單位，因此就要9顆DRAM元件才能滿足一次存取的單位。

通常，每個記憶模組（DIMM）都具有CS切換的功能，來倍增記憶模組的記憶容量，如(圖十三)之CS0、CS1所示。也就是說，一條無ECC記憶模組可放16顆8bit的DRAM元件，有ECC記憶模組可放18顆8bit的DRAM元件。此種具CS切換功能的記憶模組（DIMM），又謂具有2個bank的記憶模組。反之，不支援CS切換功能的記憶模組（DIMM），謂之1個Bank的記憶模組。另外，就Registered mode及unbuffered mode的 DIMM來說，有暫存區設計之Registered DIMM具有較優越之性能，模組上除了可看到Register元件外，通常都伴隨PLL元件作同相位鎖定的功能，unbuffered mode的 DIMM在模組上便看不到Register元件。

《圖十三　記憶模組DIMM功能區塊圖》 資料來源：ELPIDA

堆疊式構裝在DIMM記憶模組上之應用

前面談到，由於記憶模組（DIMM）都具有CS切換的功能，當堆疊式構裝元件組裝在記憶模組（DIMM）上，若該堆疊式構裝元件為2層，即2個元件堆疊成一個元件。則可將上層的元件視為1個bank分給/CS0群族，下層的元件視為另1個bank分給/CS1群族。記憶模組存取時，透過CS0及CS1的切放換可使記憶容量倍增。至於，堆疊元件上之個別元件，在腳對腳堆疊時只需將CS即CKE接腳錯開並分別隸屬不同的bank即可。(圖十四)顯示以TSOP堆疊之構裝元件，(圖十五)顯示以TSOP堆疊之構裝元件之接腳功能圖。利用上述之堆疊方法，我們可以將不同型式之構裝元件，堆疊到記憶模組上以倍增記憶容量。(圖十六)為Samsung的堆疊式構裝記憶模組，乃是以2個TSOP元件堆疊而成的記憶模組。(圖十七)為ELPIDA的堆疊式構裝記憶模組，乃是以2個TCP元件堆疊而成的記憶模組。(圖十八)為Tessera的堆疊式構裝記憶模組，乃是以4個TBGA元件堆疊而成的記憶模組。

結論

隨著記憶體在電子產品中日益廣泛的應用，以及記憶體技術的日新月異，封裝技術的也必須隨之有所升級，以迎合電子產品輕薄短小、高效能、低耗電量的設計趨勢，才能滿足市場與消費者的廣大需求；堆疊式構裝技術的發展，即是在此種趨勢之下誕生的進階封裝技術，預計未來在記憶體產品中的應用也將更為普遍。

（作者任職於鈺橋半導體）

下期預告：快閃記憶體（Flash）也是在電子產品中應用日益廣泛的記憶體種類之一，下一期零組件雜誌將繼續針對堆疊式封裝技術，為讀者介紹其在快閃記憶體與記憶卡產品中的應用，敬請期待！

《圖十四　TSOP堆疊之構裝元件》 資料來源：IRVENESENSOR

《圖十五　TSOP堆疊元件接腳功能圖》 資料來源：IRVENESENSOR

《圖十六　TSOP堆疊記憶模組》 資料來源：Samsung

《圖十七　TCP堆疊記憶模組》 資料來源：ELPIDA

《圖十八　TCP堆疊記憶模組》 資料來源：Tessera