傳收機架構的設計

一個正交分頻多工的系統是將多個已載上正交振幅調變（QAM）符元的次載波以分頻多工的方式傳送，時域的訊號是將這些次載波經過逆向傅利葉運算而得，接著再經過I/Q調變升頻到指定的頻帶並以適當的功率傳送出去；接收機則以相反的訊號處理以取回原本的位元串流，（傳收機架構請參考143期本文上半部之圖三）。接下來將針對傳收機的同步問題、通道效應及類比前端元件非理想的影響所提出的傳收機架構設計做介紹，另外對類比前端及射頻電路的設計方法也會做簡介。至於其他基頻部份的功能方塊，在所屬的應用通訊系統規範裡都可以找到明確的規格介紹，這些方塊包括有通道編解碼器（channel codec）、位元交錯與解交錯器（interleaving/de-interleaving）、擾頻與解擾頻器（scrambler/descrambler）以及傅利葉與逆向傅利葉（FFT/IFFT）模組。

基頻部份電路的設計

符元同步及載波同步

首先介紹符元同步及初步載波同步處理的電路設計，其電路如(圖一)所示。基頻訊號經類比轉數位元件做數碼化後（digitized），利用循環字首為正交分頻多工符元末段波形的重覆之特性做前後資料的相關連積運算（correlation），(（n），其觀察視窗（windowing）為小於或等於循環字首長（L），如下式所示：

《公式一》

《圖一　符元同步及初步載波同步處理電路》

當相關連積運算發生尖峰值時表示目前的觀察視窗前後的資料區塊極為相似或雷同，如(圖二)所示，透過這個方法可以找到接收機所收到的連續波形中傅利葉區塊的起始位置。另外，在前後重覆相同的兩比取樣點相距為N，換句話說，若接收機有載波頻率誤差(f，則這兩比前後重覆的取樣其相位差將會是N(f；因此，當相關連積運算發生尖峰值的同時透過簡單的運算亦可得到初估的載波頻率誤差值並可做開迴路（open loop）的初步載波頻率補償，如下式所示：

《公式二》

《圖二　相關連積運算的結果（N=8192）》

先前提到載波頻率微量的誤差都會造成訊號訊雜比顯著的衰竭，因此接收機必須再做進一步更精準的載波頻率補償。由於正交分頻多工系統在傳送資料的過程都會持續保留數個等間隔寬的次載波做為嚮導員（pilot tone），也就是在這些次載波的位置放置發送機與接收機預先知道且固定的符元資料，因此，接收機便可透過觀察這些接收到的嚮導員們其振幅或相角的變化，並從中解析出載波頻率誤差、取樣頻率誤差及通道效應的訊息，進而對這些效應做閉迴路（closed loop）的補償。配合鎖相迴路（phase lock loop；PLL）電路，以載波復原迴路（carrier recovery loop）可對載波頻率誤差以疊代（iterative）的方式做追蹤（tracking）補償，而鎖相迴路中的相位偵測器（phase detector）則可由觀察前後符元間嚮導員的相位變化來實現，如以下所示：

《公式三》

取樣同步

取樣同步復原的機制多是利用基頻解回的訊號做為輔助並對其解析出取樣頻率或相位的誤差，配合鎖相迴路電路，以取樣復原迴路（timing recovery loop）對取樣頻率誤差做追蹤補償。在正交多工的系統裡，可利用接收機收到的兩個嚮導員次載波在前後符元間的相位變化差來做相位偵測，並由以下的方式實現：

《公式四》

接著如(圖三)所示，經過迴路濾波器（loop filter）後，再透過數位轉類比單元將控制訊號回授到接收機類比前端來控制壓控振盪器（voltage control oscillator；VCO）或壓控石英振盪器（voltage control crystal oscillator, VCXO），以進一步調整接收機前端類比轉數位單元的取樣頻率。這是較為普遍的取樣復原迴路做法，是以混合訊號（mixed mode signal）的方式來完成這個迴路的電路架構。然而，若要降低基頻部份電路在整合系統時的複雜度，以利於實現單載具系統（system in a package；SiP）或進一步實現單晶片系統（system on a chip；SoC），則以純數位電路實現的取樣復原迴路架構可減少類比元件的數量，亦可減少基頻部份與類比前端之間的線路連接（interconnection）。

《圖三　混合訊號式取樣復原迴路架構》

這樣的接收機電路架構如(圖四)所示，是利用固定頻率自由振盪（free running）的石英振盪器，來控制接收機前端類比轉數位單元的取樣頻率，而後端接收機所接收到的數位化訊號其內含的頻率或相位誤差，則交由一數位全通內插器（all pass interpolator）來補償。這個內插器以數位控制振盪器（numerical control oscillator； NCO）的方式取代先前混合訊號取樣復原迴路中的壓控振盪器，大大降低了整個迴路對製程變異及操作溫度的敏感度。但由於數位內插器所能提供的訊號對量化雜訊及失真比（signal to quantization noise and distortion ratio；SNDR）有先天上的限制，對於訊號解析度要求較高的通訊系統，即以恩奎斯特取樣速率（Nyquist rate）類比轉數位單元所須的位元數（bits number）約多過十個時，則必須採用混合訊號取樣復原迴路來實現接收機的電路架構。

《圖四　全數位訊號式取樣復原迴路架構》

通道頻域等化器

在一般的通訊傳輸系統，尤其是無線通訊傳輸系統，在一個資料片段（frame）真正開始傳輸使用者資料之前，發送機會先傳送一段接收機已知的前置資料（preamble）或稱訓練序列（training sequence）供接收機做自動增益控制器（automatic gain control；AGC）調整、各種同步機制調整及傳輸通道估測（channel estimation）。在正交分頻多工的系統裡其通道等化器是將寬頻訊號頻寬細分成數個窄頻次載波並個別在頻域的振幅及相位做通道效應等化的補償，因此可利用一個複數乘法器配合估測所得的結點係數（tap coefficient）依序以一個結點接著一個結點的方式來完成，如(圖五)所示。

《圖五　通道頻域等化器》

由於開機（start up）時間延遲有限，因此會將通道等化分成前後兩個階段來進行：一是通道估測或稱等化器初始值設定（initialization），二是以決策值導向做可適性等化（decision-directed adaptive equalization）。在做通道估測時常會用到的方式有最小均方差法（minimum mean-square error；MMSE）及最小平方法（least-square；LS）。而以實際電路應用上來說，最小均方差（MMSE）較為複雜而且必須預先得知通道及雜訊的變異數（variance），因此，在均方差（mean-square error；MSE）效能表現上較差的最小平方（LS）法則較利於簡化電路複雜度。最小平方法又可稱為零值逼近法（zero forcing），其應用公式如下所示：

《公式五》

(公式五)的Xk為發送機所傳出第k個次載波的已知資料，Yk為接收機經快速傅利葉解回後第k個次載波的值，而Hk為所有不理想傳輸效應在第k個次載波頻域的頻率響應，其中包括有：通道效應、符元同步位移殘餘（symbol synchronization residual offset） 影響、載波相位誤差影響及取樣相位誤差影響等。而即為Hk的估測值，由於通道效應在一個資料片段傳輸過程可視為靜態，且符元同步位移殘餘、載波相位誤差及取樣相位誤差在載波同步及取樣同步機制的運作下亦可視為常數（constant），因此，透過Hk對收到的訊號Yn,k做反相（inverse）運算即可取回原發送機所傳出第n個正交分頻多工符元中的第k個次載波的資料。

進一步為了避免這些不理想的傳輸效應因時擾（time variant）而降低接收機的效能，以及補強最小平方法在均方差效能上的表現不足，在傳送使用者資料的過程會在第二階段以最小均方法（least mean-square；LMS）做決策值導向的可適性等化，其公式如下所示：

《公式六》

其中μ為步進值（step size），Cn,k為可適性參數結點；ε為決策（decision）值與收斂值之差。

類比前端電路的設計考量

由於類比電路的不理想性會對整體的系統造成效能降低，或稱之為實作損失（implementation loss；IL）。類比電路的不理想性包括發送機在訊號進入類比元件前會先對數位訊號做峰值修剪（clip），這是由於多載波通訊系統其訊號振幅的峰均值（peak to average ratio；PAR）會較單載波通訊系統多出許多，這不但會使發送機的數位轉類比單元及接收機的類比轉數位單元其所需位元數增加之外，無線發送機前端連接天線的功率放大器（power amplifier；PA）其所須的線性增益範圍（linear range）也高出許多，而這些都大大增加了類比電路的設計成本。

峰值修剪可降低訊號的動態範圍（dynamic range；DR）但會破壞原訊號的線性度（liberality）也增長了訊號在頻域反應的裙帶（side lob），後者的效應若嚴重的話會使得傳送出去的訊號違反傳輸功率遮罩（transmission power mask）的要求。有許多的數位訊號處理技術可減少訊號必須做峰值修剪的機率也就是可以減少峰均值以降低訊號的動態範圍。多載波訊號的動態範圍，其中包括了6dB的雜訊邊界（noise margin），可透過下式求得：

《公式七》

其中M為次載波上傳輸訊號星座的位元數；N'為實際用來傳輸資料的次載波個數；發送機的數位轉類比單元所須位元數則為DR/6，而接收機的類比轉數位單元則會多一或二個位元數，以包容因非線性傳輸造成的峰均值再增（regrowth）及非理想的接收機前端自動增益控制器的影響。

類比元件的非線性特性會造成訊號的諧波失真（harmonic distortion），以諧波失真總值（total harmonic distortion；THD）將之量化來看待該類比元件的線性度，而所設計的類比元件其諧波失真總值必須低過訊號的雜訊最低限度（noise floor），也就是訊號減去動態範圍的值。類比前端元件還包括有發送機的低通濾波器（lowpass filer；LPF）或稱數位轉類比單元的平滑濾波器（smoothing filter），還有接收機前端的反鏡像濾波器（anti-aliasing filter）。在設計濾波器時則須考量它的頻寬要求、通帶波紋（passband ripple）的要求、線性度要求及濾波器架構階數（order）的要求等，其中濾波器架構階數的要求則須配合基頻部份的取樣頻率也就是鏡像訊號發生的頻率位置來考量，使得在有限的轉折頻帶（transition band）內可達到增益衰減的要求。

無線通道的影響中，大程度變動的訊號強度其路徑消退會造成接收機收取的訊號強度不定，這會使得接收機所必須處理的訊號動態範圍增大。為了不造成接收機的類比轉數位單元其位元數增加，會在其前端加上一個類比自動增益控制器，其目的就是將路徑消退造成的平均訊號振幅衰減補償到預設值。而在設計時會考量其追蹤時間（acquisition time）要求及增益動態範圍要求。前者通常會在所應用的系統規範中加以定義，而後者可由以下的公式決定：

《公式八》

其中n為平均路徑消退參數，例如：在5GHz的通訊系統應用時為3，而d為該無線通訊系統所支援的最長通訊距離，d0為參考距離，預設值為一公尺。整個自動增益控制所能調整的增益範圍在無線傳輸系統的應用裡為0到DR，單位為dB。

射頻電路架構的設計考量

射頻電路架構中最為成熟及普遍被應用的是外插式架構（heterodyne architecture），如(圖六)所示。射頻訊號首先被降頻到中頻，接著經過一通道選擇濾波器（channel-select filter），然後再與第二個振盪器混波降頻到基頻。各級中需頻率合成器（frequency synthesizer）、混波器、濾波器及低雜訊放大器（LNA），而且必須採用高品質（high Q）的被動帶通濾波器（SAW filter）來防止來自鏡像頻帶的干擾。因整合困難必須將濾波器置於晶片之外，因此較無法滿足高度整合與低成本的要求。另一種越來越受到重視的架構就是零中頻架構（zero IF architecture, homodyne architecture），如(圖七)所示，因為沒有中頻則可省下該中頻所需的頻率合成器、混波器、濾波器及放大器，大幅降低了製作成本及功率耗消等，同時具有適應不同射頻頻帶的靈活性。此外，因沒有如外插式架構來自鏡像頻帶的干擾，則可省下抑制鏡像之濾波器。

《圖六　外插式射頻電路架構》

《圖七　零中頻式射頻電路架構》

零中頻架構必須面對幾個大的問題包括：直流偏差（DC offset）及二軸不匹配（I/Q mismatch）等。直流偏差的主因來自局部振盪器滲漏（LO leakage），而二軸不匹配則來自局部振盪器所提供做為混波用的兩正交載波間其振幅及相位有非理想的偏差。這兩個問題都可以在類比前端或後端的數位單元來處理。這兩種架構的比較表列在(表一)。由此可知，若配合基頻電路來補償零中頻式射頻架構所帶來的非理想偏差，則基於整合度、模組尺寸及訊號干擾問題等，零中頻式射頻架構較適合用來發展低成本、高延展性及高效能的系統整合型晶片。

結論與未來展望

本文以一個正交分頻多工的系統分析其傳輸時面臨的各種不理想情況及其對接收機接取到的訊號所造成的影響，同時也介紹了各種面對這些不理想傳輸環境的解決方法與電路架構。此外，將傳收機基頻部份延伸到類比前端的電路設計，除了介紹混合訊號電路的設計規格外，也以系統的角度探討了類比前端電路在設計時必須掌握的方針，同時也比較了兩種射頻電路架構，最後提出一個實現單一系統整合晶片的解決方案。

正交分頻多工的技術已被許多的通訊系統採用，正因其利用分頻多工的技術實現在頻域上的差異性（diversity）技術，這也道出了在未來第四代無線通訊（4G）系統將以多進多出配合正交分頻多工（MIMO-OFDM）做為實體層的宣示。配合多進多出系統，或稱多重天線傳收機架構，時域、頻域及空域（space）的差異性技術將可被實現在無線通訊系統晶片的技術架構裡，若再配合精良的類比電路設計技術及高效能的射頻電路架構，則高傳輸率的無線傳收整合系統將會被一一實現。

（作者張景祺為臺大電機所博士班研究生，汪重光為台大系統晶片中心研究教授）