以往，研發設計業者若要在電信系統、數據通訊、運算系統的背板上提高頻寬效能，可以藉著加寬匯流排，或是增加訊號的時脈。現在，二十英吋以上的背板線?（backplane trace）資料傳輸率已超過622 Mbps，達到1Gbps至10Gbps的範圍，要在平行匯流排上穩定的傳送資料，已成為一大挑戰。一些以往不會發生的特性，例如訊號扭曲（Signal Skew）以及載入，現在都突然產生問題。因此，研發設計業者已經逐漸由平行匯流排，轉而採用更先進的序列互連（Serial Interconnect）方式。

然而，即使是序列技術也有其限制，尤其當資料速率超過1Gbps的時候，新問題也油然而生。這些限制包括：訊號路徑上阻抗不一致所造成的反射（Reflection）、背板材料所造成的訊號衰減以及串音（Crosstalk）及信號間的相互干擾（Inter-symbol Interference）所增加的雜訊。背板設計人員應該特別注意這些問題，並採取適當的彌補措施，讓位元錯誤率（BER，用以評量背板強固性）低於10-12。這個高難度的工作，在系統傳輸速度的要求接近40Gbps的時候，顯得格外重要。

下列的措施可以減少上述訊號衰變現象的效應：

除此之外，如果要改善多重Gigabit序列連線的訊號完整性，還可選用適當的序列器/解序列器（SerDes）元件，這種元件包含一個發送器、接收器、時脈及資料回復（Clock/Data Recovery；CDR）、SerDes、整合終端電阻、可編程輸出擺幅、發送預先加強（Transmit Pre-emphasis）以及接收等化功能。

序列背板之標準

由於開發一套專屬的序列背板子系統需要相當大的投資，因此PCI工業電腦製造商組織（PICMG）也因此應運而生。這個組織專門開發開放規格，以建構高效能的電子通訊及工業運算背板架構。

PICMG最近開發了一系列規格（PICMG 3.x），稱為進階電信運算架構（ATCA），專為新一代電信等級的通訊配備所設計。ATCA採用新的尺寸外型以及交換式交織架構，其中包括雙星形、雙雙星形以及網狀拓樸結構。其基本架構PCIMG 3.0於2002年底獲得採用。而額外的規格包括：針對乙太網路交織架構所設計的PICMG 3.1、為Infiniband所設計的PICMG 3.2、為StarFabric Interconnect所設計的PICMG 3.3以及為PCI Express架構所設計的PICMG 3.4。

Xilinx之序列背板解決方案

Xilinx在研發上有許多進展，讓FPGA能具備序列技術，該公司也開發許多解決方案，例如IP核心、參考設計方案以及相關工具，讓客戶能簡單、快速地發揮序列技術的效益。以下就詳細介紹Xilinx所提供的序列背板方案：

Virtex-II Pro以及Virtex-II Pro X

Xilinx的高階FPGA產品，Virtex-II Pro以及Virtex-II Pro X系列FPGA，採用130奈米、九層銅製程、進階交換架構、嵌入式處理器以及多重Gigabit SerDes元件。兩系列產品都是採用相同的FPGA架構，可提供充裕的邏輯（高達12萬5000個邏輯單元）、嵌入式記憶體（高達10Mb block RAM）、時脈管理功能以及DSP資源。

此外，兩系列產品都有標準的SelectIO資源，高達1200個可用 I/O、840Mbps LVDS，適合應用於多種介面，例如：10Gigabit十六位元介面（XSBI）、序列器/解序列器組成介面層第四層（SerDes Framer Interface Level 4；SFI-4），以及Xilinx控制抗阻技術（Xilinx Controlled Impedance Technology；XCITE）晶片上終端等等。

這兩款元件都使用相同的嵌入式IBM PowerPC，可支援300 Mhz+的運算速度。主要的差異在於Virtex-II Pro FPGA內建RocketIO收發器，每個通道可支援高達3.125Gbps的速度，而Virtex-II Pro X FPGA則內建RocketIO X收發器，每個通道可提供高達10.3125Gbps的速度。

Virtex-II Pro系列產品共有十款元件，其中最大的元件可支援高達24個RocketIO收發器，每一款元件可支援622Mbps至3.125Gbps的運作，其聚合傳輸速率可高達75Gbps。此外還有可編輯傳送欲加強以及輸出電壓等功能，可讓RocketIO收發器以3.125Gbps的速度驅動訊號橫跨40英吋的FR4材料。

因此，可以用RocketIO元件在其操作範圍之內的許多新型高速序列標準，例如1Gigabit乙太網路、10Gigabit乙太網路（XAUI）、PCI Express、序列RapidIO以及Serial ATA。

Virtex-II Pro X FPGA上的RocketIO X收發器，其運作範圍為2.488Gbps至10.3125Gbps。兩款Virtex-II Pro X元件中較大的一個，可以支援高達20個RocketIO X收發器，其聚合傳輸速率超過206Gbps。

RocketIO X元件除了具備和RocketIO元件相同的功能之外，還有額外的功能可以改善訊號的完整性，例如接收等化功能。有了10Gbps的能力，可以建構需要10Gbps序列介面的新一代標準介面，例如10GBase-R乙太網路或SXI-5，也可以建構專屬10G介面。

Aurora協定

Aurora是高延展性、輕量型的連結層協定，可透過點對點序列連線傳送資料，傳輸速率可高達75Gbps。這個開放式協定可建構於任何的矽元件或技術。Aurora提供一個可穿透的介面至更上層的專屬協定或業界標準協定，例如乙太網路或TCP/IP協定，讓研發設計業者在開發新一代通訊系統及運算系統時，能夠達到更高的連線效能，又可保障原先的軟體基礎架構投資。

Xilinx網狀技術

Xilinx網狀技術（Mesh Technology on Xilinx；MTX）包含硬體與軟體參考設計方案，以及一個位元錯誤率測試（BERT）工具套件，可快速開發全網狀（Full-mesh）序列背板系統。

PICMG 3.0 2.5G ATCA開發平台，是PICMG 3.x線卡的參考電路板，可支援速率高達2.5Gbps的連接埠。這款開發平台以Virtex-II Pro元件為中心，並由該元件作為連接全網狀背板的介面。

Virtex-II Pro晶片上的RocketIO MGT，可讓全網狀背板上的所有網狀卡都能直接以高速序列連線彼此相連。此外，全網狀卡還在電路板上保留一個區域，給插入式的個人模組（Personality Module；PM）所使用，以提高應用系統的彈性。可以使用PM針對特定的應用系統來建構特殊的線卡，並透過內附的標頭（Header）輕鬆連接到全網狀卡。此外，PICMG 3.0也規範了卡及架（Shelf）管理功能，這些功能建構於開發平台之中。

網狀架構參考設計（MFRD）是一套全功能的IP參考設計，當使用Virtex-II Pro開發網狀交換架構介面時，可用這個參考設計作為基礎。這個架構參考設計，可用於單一的Virtex-II Pro元件，也可用於多個菊鏈連接（Daisy-chained）的Virtex-II Pro元件，達到高達256個RocketIO序列通道。(圖一)顯示整個網狀架構介面的概念，以及菊鏈連接的模式。

《圖一　採用單一或多個菊鏈狀連接的FPGA來建構網狀架構參考設計》

由於可以用菊鏈方式彈性地連接多個不同密度的元件，可以自行選擇適當的logic-to-RocketIO比例。舉例來說，如果設計之中需要額外的網路處理功能，而ASSP或ASIC無法提供，則可以在設計之中使用較多的電路邏輯。除此之外，還有彈性化的傳輸排程功能，可支援多達16種優先層級，在輸出（Egress）時亦有多種排程演算法。

(圖二)的範例系統中，線路卡採用Virtex-II Pro FPGA，並以全網狀IP作為背板的介面。

《圖二　採用Virtex-II Pro的全網狀背板》

GigaBERT是一款IP工具套件，可進行簡易而周全的BERT，測試以Virtex-II Pro為基礎的全網狀架構通道。透過GigaBERT，連接在背板上的每一個網狀架構介面FPGA，其上的每個RocketIO收發器，都可以設定為BERT測試器或是遠端迴路。還可以建立一個模式，對全網狀架構中的所有連線，同時進行BERT測試。除此之外，GigaBERT的彈性還可以快速輕鬆地製作BERT壓力測試，以檢查特定組態下的訊號完整性。

對傳統背板之支援

有些客戶在逐漸轉移至序列架構的同時，仍然要支援舊有的差動或單端匯流排架構。對於這些客戶而言，Xilinx FPGA相當適合。如果要達到最高效能的差動解決方案，可以使用Virtex-II Pro或Virtex-II Pro X FPGA來實現高達840Mbps的LVDS速率。在低成本的LVDS方面，Spartan-3 FPGA可支援高達622Mbps的速率。這些元件提供完整的差動IO解決方案，範圍涵蓋許多標準，例如LVDS、Extended LVDS、Bus LVDS、Ultra LVDS、LVPECL、LDT以及RSDS。

即使是採用較為老舊的單端傳訊標準的舊型設計，Virtex-II Pro、Virtex-II Pro X以及Spartan-3 FPGA之中的Xilinx SelectIO技術，也可以支援LVTTL、LVCMOS、PCI/PCIX、GTL、HSTL、SSTL傳訊標準。總而言之，Virtex-II Pro、Virtex-II Pro X以及Spartan-3 FPGA可提供支援傳統背板介面所需的一切要件。

結語

高階電信通訊、數據通訊及運算平台的研發設計業者，都改用序列I/O技術，來因應新一代系統愈來愈高的效能需求。此外，PICMG之類的團體組織也紛紛現身，為業界制訂序列背板標準。

不論是針對專屬系統或標準化系統，Virtex-II Pro以及Virtex-II Pro X FPGA內多重Gigabit序列收發器，可提供序列背板開發技術，其中包括全網狀架構。Xilinx針對序列背板有愈來愈豐富的IP核心、參考設計及工具套件，例如Aurora、網狀架構IP（Mesh Fabric IP）、PICMG ATCA開發平台、GigaBERT等等，可讓設計人員在更短的時間內瞭解系統，使產品更快上市。（作者任職於Xilinx網路及電信市場策略解決方案）