Lattice半導體是提供現場可編程閘陣列（FPGA）與可編程邏輯元件（PLD），包括現場可編程系統晶片（FPSC）、複雜可編程邏輯元件（CPLD）、可編程混合信號產品（ispPAC）和可編程數位互連元件（ispGDX）等。而Lattice也於近期開發了可以取代CPLDs和FPGAs的低成本MachXO元件，這種內建Flash加上SRAM的技術使得可編程邏輯元件效能可以超越傳統的CPLDs和FPGAs，並兼具低成本之優勢。

Lattcie應用工程副總裁Jock Tomlinson表示，Lattice設計MachXO產品的時候，最重要的考慮點便在於客戶對於過去建置在CPLDs上用以控制、匯流排橋接與介面等功能之需求。而使用更有效率的LUT架構，並與Lattice的快閃記憶體配合SRAM之技術結合，可在加入建置橋接與介面功能的同時，降低每一項功能的成本。

MachXO這種新一代的跨越式可編程邏輯元件，可以更廣的應用領域及更低的成本結構來取代過去由高密度CPLD或者低容量FPGA所做之應用。利用內建130nm非揮發性記憶體之製程技術，配合標準四輸入查照表（LUT）的方法，能讓系統設計者在系統配置大幅增加與性能提升的同時，仍可讓每單位邏輯功能降低50％的成本。

Lattice不僅以MachXO元件來取代傳統CPLD的應用，也在所有產品上加入分散式記憶體、低耗電休眠模式及自有之TransFR技術來更新邏輯組態的能力。而在較大型的系統產品上，則是加入了支援內建區塊的RAM（EBR）、鎖相迴路（PLL）的時脈電路以及PCI和LVDS I/O的支援，以提供過去只在FPGA上才具備的功能。

MachXO元件是以低成本的130nm內建快閃記憶體製程技術製造，可在單一晶片上瞬間啟動，這種特性對於許多CPLD的應用來說是非常重要的。腳對腳延遲僅3.5ns，使得這種元件可以滿足許多高速系統設計的要求。MachXO技術使用1.2V邏輯核心，可由低耗電的E型MachXO元件直接支援。晶片內的電壓調整器也讓C型元件可以支援1.8V、2.5V或3.3V的外部電壓，以配合舊型系統的電壓要求。

MachXO系列元件有四個密度等級，包括256、640、1200和2280個LUT的元件，並提供78271個使用者I/O數。封包方式有從100324隻接腳的TQFP、8mm×8mm的csBGA和fpBGA。

MachXO在休眠模式下，可降低1000倍的備用電量，因此很適合低耗電需求的產品應用。而支援Lattice的TransFR技術，可讓元件在SRAM組態儲存區持續正常運作的情況下，以背景模式來編程快閃記憶體組態儲存區。而TransFR技術更可讓元件不中斷運作便可進行更新，達到99.999％的系統可用率。

Jock Tomlinson指出，MachXO元件適用於設置多種功能，例如匯流排橋接、介面、控制邏輯、時脈管理、電源及重置控制、膠合邏輯、記憶體控制以及ASIC和FPGA組態等。這些應用常見場合如自動化設計、車用電子、消費性電子產品、通訊、電腦、工業、醫療、軍用和網路市場等。

《圖一》