近十幾年來隨著半導體製程技術不斷地進步，單一積體電路內含的電晶體數目就如同指數般跳升增加，為了符合以消費者為導向的個人化、行動化以及便利性的需求，那些原本散佈在印刷電路板（PCB）上的元件也陸續被整合到一個晶片之中，使得崁入式核心（embedded core）與系統單晶片（system-on-a-chip；SoC）已漸漸成為超大型積體電路設計的潮流。一個高度整合的系統單晶片（SoC）也就應運而生。

可量測性電路設計需求

然而，在電路設計要求功能強大且又快又好的趨勢下，IC設計廠商也不得不對外取得矽電路設計智慧財產區塊（SIP；矽智產），對於如何驗證與修改外部取得的矽智產以符合自己公司需求亦為IC設計廠商的重點。相對於電路設計者而言，也必須在設計之初就考量如何驗證電路的正常功能，也因此可量測性設計（Design for Testability；DfT）的技術亦顯得日益重要。為滿足系統單晶片在消費性應用上低成本的需求，與增加設計測試複雜度的同時，又必須降低測試成本，IC自我測試技術也就應運而生。包括邊界掃描（Boundary Scan）、自動測試向量產生電路（ATPG）、錯誤模擬測試工具（Fault Simulation）及內建自我測試（Built-in Self Test；BIST），如(圖一)等解決方案。在眾多自我測試技術的方法中又以內建式自我測試（BIST）能同時滿足複雜度與低成本的要求。
...
...