帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
微波寬頻系統應用之分散式放大器
 

【作者: 劉仁傑、王暉】   2004年10月05日 星期二

瀏覽人次:【10566】

超寬頻放大器具有非常廣泛的應用,例如在光纖通訊系統裡的調變驅動電路、前置放大器和後置放大器,或是在毫米波系統、感測系統和儀測系統裡的放大級,以及超寬頻無線電通訊裡的低雜訊放大器和功率放大器。因此為達到低位元錯誤率,在一個寬廣的頻率範圍,線性的相位響應,低增益變動及固定的群延遲是基本需求。分散式放大器非當適合用來實現微波寬頻系統運用的寬頻放大器。


隨著多媒體運用的普及,寬頻通訊系統的需求愈來愈高。為了達到高傳輸率,在有線通訊方面以光纖通訊為代表,而在無線通訊方面則以超寬頻無線通訊(UWB)為目前最熱門的研究題目之一。此外,由於面積小、低成本及陣列元件擴充容易等因素,寬頻系統在無線電天文望遠鏡上的運用亦相當有吸引力。寬頻系統的操作,需要具有高成本效益、平坦頻率響應及高頻寬特性的電路。因此適合如此需求的電路設計一直是研究的關鍵。分散式放大器(Distributed Amplifier)被廣泛地用來實現寬頻放大器。


寬頻放大器

寬頻放大器的設計,主要基於元件的功率增益對頻率的遞減 (通常是 6 dB/octave)、元件輸出入頻寬以及整個放大器對頻率的穩定性。用來實現寬頻放大器的典型架構如圖一所示[1]。分散式放大器有時又稱為行進波放大器(Traveling-wave amplifier)。相對於其他寬頻放大器,如平衡式放大器(Balanced amplifier)、回授放大器(Feedback amplifier)、電阻匹配式放大器(Resistive-match amplifier)及主動匹配式放大器(Active-match amplifier),分散式放大器提供了具有平坦增益、線性的相位響應和良好輸出入損耗的超寬頻放大功能。分散式放大器對於製程變異的敏感度相當低,適合用來設計超寬頻低雜訊放大器,而且設計和製造上相對簡單許多。此外因為元件數目、元件大小、傳輸線特徵阻抗和放大器截止頻率都可以依照特定元件或晶片設計要求改變,設計上可說相當具有彈性。



《圖一 典型的微波寬頻放大器架構[1]》
《圖一 典型的微波寬頻放大器架構[1]》

分散式放大器操作原理

分散式放大器的概念可以回溯到西元1937年一個英國的專利[2]。在西元1940年間,分散式或稱行進波技術,己被廣泛用來實現相當寬頻的電子真空管放大器[3]-[4]。因為主動元件的輸出入寄生電容被吸收到合成傳輸線(Artificial transmission line)的分散式結構中,分散式放大器的增益頻寬乘積基本上有可能超越電晶體的單增益頻率。一個分散式放大器包含輸入及輸出的合成傳輸線以及其中的主動元件。其中合成傳輸線是由積集電桿和電晶體的輸出入寄生電容所構成,分別稱為閘線(Gate line)及汲線(Drain line)。當電波延著閘線傳輸,會依序激發其上電晶體的閘級,並且透過電晶體的轉導轉換到汲線上。如果閘線和汲線的相數度是相等的,則同相位的訊號延著前進方向在到達輸出端時會相互加成。反相位的訊號會延著反方向傳輸,並且被汲線的終端電阻所吸收。


分散式放大器小訊號分析

為了簡化分析,我們使用僅包含主要寄生效應的簡化電晶體模型,如(圖二),來取代電路中的主動元件。如此,分散式放大器的等效電路如(圖三)所示。由圖上可以看出這放大器包含兩條串聯電感並聯電容合成傳輸線,及附載其上的主動電晶體。合成的閘級和汲級傳輸線可視為定k值線(constant-k line)[5]。由於在傳統的放大器中,轉導的增加通常會被伴隨著的輸出入電容增加所抵消,因此傳統放大器的增益頻寬乘積無法藉由增加並聯電晶體的數目來提高。但是分散式放大器則可以克服這個困難,因為增加各別電晶體的轉導並不會增加整個放大器的輸出入電容。


《圖二 簡化的電晶體模型》
《圖二 簡化的電晶體模型》

《圖三 典型的微波寬頻放大器架構》
《圖三 典型的微波寬頻放大器架構》

如果忽略閘級電阻()而且電晶體的相位移遠小於波長,則圖三中閘線的截止頻率、特徵阻抗和各區段的相位移可以下列式子表示[5]:


《公式一》
《公式一》

同樣地,汲線的截止頻率、特徵阻抗和各區段的相位移可以下列式子表示[5]:


《公式二》
《公式二》

當閘線各區段的相位移等於汲線各區段的相位移時(),也就是閘線和汲線的截止頻率會相等(),每一個電晶體放大的訊號會延著輸出(汲線)傳輸線同相位相加。任何延著輸出傳輸線反方向傳播的電波會被中端電阻所吸收。


閘/汲線上的衰減

傳輸線的衰減是決定分散式放大器頻率響應最重要的因素,其中又以閘線為最主要。低通型定值傳輸線的衰減和相速度是頻率的函數。閘線和汲線的衰減量可以分別用下列的關係式表示[5]:


《公式三》
《公式三》

而這些衰減特性分別是和的函數,如(圖四)所示。經由觀察可知,閘線的衰減對於頻率的敏感性比汲線高許多,因此整個電路的頻率響應主要是由閘線所決定。另外值得一提的是,閘線的衰減在直流時並不為零。而且,藉由減小和可以降低閘線和汲線的衰減。因此主動元件的選擇是要選擇較小的(同樣地也是)乘積。



《圖四 (a)閘線和(b)汲線上的衰減相對於常態化頻率的關係》
《圖四 (a)閘線和(b)汲線上的衰減相對於常態化頻率的關係》

經由先前的基本概念介紹,可以進行更深入的分析。假設為達到適合的放大器效能,閘線和汲線每區段的相位移相等,則兩傳輸線的截止角頻率也一定會相等。在這樣的條件之下,分散式放大器的功率增益可用下面式子表示[6]:


《公式四》
《公式四》

如果串聯放大器間有一個理想的阻抗轉換器,來把汲線阻抗轉換為緊接著的閘線阻抗,則串聯式放大器的電壓增益可以由功率增益得到。這個電壓增益可以用下面式子表示[6]:


《公式五》
《公式五》

合成傳輸線上主動元件之電阻項(和)所造成之衰減效應相當明顯,放大器的級數不能夠無限制的增加。這是因為增加級數提高了增益但也增加了傳輸線的衰減量。經由分析上式,在固定頻率下,最佳的級數可以用下面式子表示[6]:


《公式六》
《公式六》

假設主動元件的閘級和汲級衰減量很低,雖然最佳級數有可能很大,但是實際上當級數大於8時,對於增益的提昇並不是很明顯。就目前典型的情況而言,除非是目前最佳的元件,當級數大於4時對增益增加有限。在功率分散式放大器的設計下,級數的選擇有額外不同因素的考量,此時電晶體大小、元件的驅動能力及飽和特性曲線都是考量的因素之一。


設計範例

由於近年來互補式金氧半場效電晶體(Complimentary MOSFET or CMOS;金氧半)製程微波效能的提昇、系統整合能力高和量產成本低,金氧半微波晶片越來越流行。基於以上傳統分散式放大器的優點,結合金氧半製程的優勢,金氧半分散式放大器是目前運用於寬頻微波系統的關鍵元件之一。進一步把這個概念運用在14GHz和22GHz金氧半串疊分散式放大器[8]、14GHz轉阻放大器和30GHz轉阻放大器[9]的設計中。在這裡以兩個金氧半分散式放大器來說明其設計方法及所面臨的問題。


Dc-14GHz金氧半串疊分散式放大器[8]

串疊架構因為具有高增益、寬頻、高輸出入隔?度以及可變增益等優點而聞名。串疊架構廣泛地被運用在如混波器、倍頻器以及分散式放大器之中。(圖五)是我們所提出金氧半串疊分散式放大器的完整電路架構,包含輸出和輸入的傳輸線和用來耦合兩者的串疊金氧半電晶體,在電路中使用串疊的放大單元和m-衍生匹配區段(m-derived matching section)[5]架構,有效地提升了增益及頻寬的效能。由於定k值傳輸線(constant-k line)[5]的特徵阻抗是頻率的函數,而且在截止頻率時會趨近於無限大,因此使用m-衍生網路結合終端電阻來和合成傳輸線達到阻抗匹配的目的。如此操作頻率可以達到0.8倍的截止頻率。串疊元件大小為64指160微米。由於在傳統串疊電晶體中有一個大的回授電容,因而會使串疊架構較不穩定。我們在共閘級電晶體的閘級端加入阻尼電阻來增加穩定度。


元件模型和電磁模擬在設計高頻電路的重要性,除此之外,電磁效應在高頻電路的效能也佔了十分重要的地位,尤其當晶片的操作頻率大於10 GHz。需要額外考慮電磁效應的地方,包括元件和元件之間的連結線、連結線的轉折、多個接線的接點和過長的電容。尤其一個準確的電磁模擬方法不但要能提供不連續點的電磁效應,還要能準確預測任意大小的電感效能。因此,進一步地發展了一套結合電磁模擬軟體和電感實際量測結果的方法,用來預測製程廠所沒提供的電感效能和不連續點的電磁效應,以便在電路設計時可以一併考慮電感及電磁效應。



《圖五 金氧半串疊分散式放大器完整電路架構》
《圖五 金氧半串疊分散式放大器完整電路架構》

放大器是使用標準0.18微米 CMOS製程。(圖六)是晶片的照片,晶片面積為1.0 x 1.6平方釐米。這個晶片是使用點針直接量測。量測和模擬的結果如(圖所示。功率增益為10.6 ± 0.9 dB。雜訊指數介於3.4 dB到5.4 dB之間。輸出入損耗大於11dB。模擬和量測結果可說相當吻合。和發表的分散式放大器文獻相比,依然是目前使用標準CMOS製程設計之分散式放大器中,增益頻寬乘積對直流功率之效率最高者。


<註:晶片面積1.0x1.6平方毫米>


《圖七 金氧半串疊分散式放大器量測結果和模擬結果比較》
《圖七 金氧半串疊分散式放大器量測結果和模擬結果比較》

Dc-22GHz金氧半串疊分散式放大器 [9]

使用類似的電路架構標準0.18微米CMOS製程,另外設計了一個Dc-22GHz金氧半串疊分散式放大器使用這個放大器是。功率增益為7.3 ± 0.8 dB。雜訊指數介於4.3dB到6.1dB之間。輸出入損耗大於8dB。模擬和量測結果也很吻合。(作者王暉為台大電機系/台大系統晶片中心研發教授;劉仁傑為研究生)


<註:【本研究成果已發表於2003年超大型積體電路會議(2003 VLSI Symposium)及2003年射頻積體電路會議(2003 RFIC Conference),並已有一流期刊及2004年ISSCC數篇論文引用,以及三種國際商業雜誌的報導。綜合兩者的成果及分析發表於固態積體電路期刊(Journal of Solid State Circuits)。】>


  相關新聞
» 巴斯夫與Fraunhofer研究所共慶 合作研發半導體產業創新方案10年
» 工研院IEK眺望2025:半導體受AI終端驅動產值達6兆元
» ASM攜手清大設計半導體製程模擬實驗 亮相國科會「科普環島列車」
» SEMI提4大方針增台灣再生能源競爭力 加強半導體永續硬實力
» 國科會促產創共造算力 主權AI產業專區落地沙崙


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.18.226.82.90
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw