帳號:
密碼:
最新動態
 
產業快訊
CTIMES / 文章 /
同步切換雜訊對晶片系統的影響
系統晶片設計專欄(12)

【作者: 盧奕璋】   2007年12月18日 星期二

瀏覽人次:【9958】

晶片系統的重要概念,即是在單一晶片上把不同特性的電路整合在一起,以提供更多更強的功能。(圖一)為一個具代表性之通訊系統示意圖。如果要以晶片系統方式實現,就必須把對雜訊敏感的區塊,包括低雜訊放大器(LNA),類比/數位轉換器(ADC),鎖相迴路(PLL),數位-類比轉換器(DAC),功率放大器(PA)等,在同一晶片上與容易產生雜訊的數位電路,如微處理器或信號處理器(DSP)等整合在一起。但是數位電路的同步切換雜訊(SSN),會經過電源網路與基板兩個路徑,影響到同一基板上的類比/混合信號/射頻電路的特性,尤其是功率放大器的部分。因此晶片系統上的SSN問題,對整個系統的發展非常重要,是近年來一個十分熱門的研究題目。


《圖一 通訊系統示意圖》
《圖一 通訊系統示意圖》

SSN來自不理想的電源線。因為有寄生電感(L)與電阻(R),所以當電流(i)通過時,電源線上會產生Ldi/dt的電壓變化或iR的壓降,即是所謂的電源網路SSN。如(圖二)所示,電源網路SSN經過基板接點(substrate contact)進入基板成為基板SSN,因此兩者間存在一個高度正相關的情況。降低電源網路SSN,可以使基板SSN隨之減小。因此,在以下的文章中,除非特別說明,對兩種SSN並不作進一步區分。就影響層面而言,電源網路SSN,會造成電源網路上直流位準的移動,使得工作點不正確,至於基板SSN,則會經過基板接點或源/汲極接面影響電源網路,或是經由基板效應(body effect)影響電晶體(例如,臨界電壓threshold voltage)的各種特性。而上述兩種SSN的波形及造成的影響,因為每一個時間點切換的電晶體數目並不相同,使得維持操作所需的電流(i)大小也隨之起伏,因此是一個隨時間變化的函數。



《圖二 SSN的形成與傳播》
《圖二 SSN的形成與傳播》

降低SSN的影響的方法可分為被動與主動兩大類:被動的方式包括分離電源網,使用去耦合電容,使用保護裝置等;主動的方式則是包含使用穩壓器,或是產生一個反向的SSN,以及時脈切割等方法。各種方法的優缺點進一步說明如下。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
相關文章
IP授權與EDA 合作大於競爭
加速SoC軟體開發時程
軟IP是降低晶片成本的關鍵
開放式IP加密流程能讓業界互通
對的合作夥伴是事半功倍的捷徑
comments powered by Disqus
相關討論
  相關新聞
» 諾貝爾物理獎得主登場量子論壇 揭幕TIE未來科技館匯聚國內外前瞻科技
» 英特爾針對行動裝置與桌上型電腦AI效能 亮相新一代Core Ultra處理器
» 英特爾與AMD合作成立x86生態系諮詢小組 加速開發人員和客戶的創新
» 美光超高速時脈驅動器DDR5記憶體產品組合 可助新一波AI PC發展浪潮
» SEMI提4大方針增台灣再生能源競爭力 加強半導體永續硬實力


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8AIBS6P4QSTACUK3
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw