《照片人物　Altera亞太區高級市場經理陳國裕》

不甘於侷限在IC前段設計工具的角色，可編程邏輯元件（PLD/FPGA）業者持續向系統及晶片設計業者喊話，希望能分食到更多的ASIC市場；不僅如此，由於PLD/FPGA的容量不斷增大，足以實現更複雜的系統設計，因此該領域業者也打出可編程單晶片系統（SoPC）的招牌，力求站上SoC設計的主流地位。

對於SoPC，PLD/FPGA市場的三大廠商：Xilinx、Altera及Lattice也各有不同的方針。Xilinx近來相當活躍，新品、新技術發表的動作不斷，其VirtexII Pro採取內嵌四顆PowerPC處理器核心的作法，主攻高階SoPC的市場；Lattice日前則併入Agere的FPGA部門，另推FPSC（Field Programmable System Chip）架構，也就是強調將標準LC（Logic Cell）的嵌入式硬核IP與其他的可編程LE（Logic Element）分開的設計作法。

Altera則是繼續主推其Stratix元件，不過該公司指出，新的Stratix元件除了採用1.5V、0.13微米的全銅SRAM製程，大幅縮小三成以上的尺寸外，在功能層次上也有創新的突破。它更進一步強化其「模組化設計」“Block-Based Design"架構，以實現單顆PLD/FPGA上的複雜系統設計任務。

Altera表示，「模組化設計」架構讓系統設計團隊可以把一個複雜的系統劃分為多個獨立的模組，由不同專長的設計師分頭進行設計。但困難通常發生在各模組整合的驗證階段，往往因各模組最佳化後的時限無法配合，而遭遇前功盡棄的窘況。Altera對此提出LogicLock時限鎖定技術，以讓整體系統的時限完整性得到保證，只要通過了整體模組的時限最佳化這一關，設計團隊就能對頂層設計進行編譯和驗證。

在容量的描述上，Altera也與Lattace的看法一致，認為目前PLD/FPGA元件中已有各式的標準IP硬核，若以閘數描述已無法反應真實的邏輯性容量，因此也採LE的邏輯單元來計算。Altera指出，新的Stratix容量從10,570 LE到114,140 LE，比過去版本提升許多；其他的功能特色則包括：提供28個DSP模組，並支援多種差分I/O電子標準（如LVDS、HyperTransport等），及高速通訊介面（如Rapid I/O等），另外，為了延長產品壽命，Stratix也具備了晶片內端與遠端系統升級功能。

過去由於PLD/FPGA的單價較ASIC為高，加上設計流程上的不熟悉，因此PLD/FPGA的用戶集中在對價格敏感度較低的通訊系統市場，但Altera表示，隨著愈來愈多便利的工具及功能推出，加上可編程的設計彈性，未來PLD/FPGA應該會更廣泛應用在資訊與消費性的產品市場。

相較於Xilinx，Altera的市場動作顯得較為保守；打開產品線佈局，似乎也較為單純。但在業者的口碑中，卻各有擁護者，而一般認為Altera採取的是專注路線，對於看好的產業及產品會有強勢的推動，但對於其他市場就較為被動，而這或許是該公司近年來市佔率飽受威脅的原因之吧。