銅製程新挑戰

從1998年IBM宣佈銅導線晶片製程技術，利用銅鑲嵌技術(Cu Damascene Technology)進行高效能晶片製作已不再是什麼新聞。目前晶片製造商正著力於銅製程之模組技術及其製程整合以提昇量產製程之良率。應用Cu Damascene process 於0.13微米線幅世代之技術挑戰更勝之前0.25或0.18微米世代，主要之技術瓶頸在於導線線幅減小時對於缺陷(defect)的容忍度要求將更嚴苛，及介電層導線及引洞溝渠深寬比大幅增加，使阻障層及銅電鍍晶種層沈積及銅電鍍填充的困難度更高。

這將促使目前使用之物理氣相沈積技術(PVD)，繼準直(collimated)及電漿游離(I-PVD)之技術改進後，改用原子層化學氣相沈積技術(Atomic Layer Deposition, ALD CVD)以應用於0.1微米線幅以下阻障層及晶種層之沈積。其為傳統CVD技術之改良，先通入低壓金屬前趨物以單一分子層吸附於晶圓受質上，再通入反應氣體進行吸附金屬還原沈積。沈積速率控制於10-50A/min，沈積厚度小於40A以下。

至於銅電鍍之晶種層沈積及電鍍填充則仍有待解決，一般來說化學氣相沈積會是當然的解決方案。本文將探討無電化學電鍍(electroless plating)提供選擇性銅導線沈積方法，以克服高深寬比溝渠填充及化學機械研磨過研磨時所遭遇的銅導線淺碟化問題。

《圖一　選擇性接觸置換銅導線製程流程圖》

非晶矽接觸置換之選擇性無電鍍銅沈積法

目前銅金屬沈積及溝渠填充主要借助電鍍法完成，但在導線線幅小於0.1微米時，電鍍所需之銅晶種層將嚴重受限於利用物理氣相沈積技術填充高深寬比溝渠之階梯覆蓋性。 且由於銅之擴散阻障層金屬，如鉭或氮化鉭，的磨除率遠低於銅金屬，造成化學機械研磨時需過研磨移除溝渠外之導電阻障金屬，而造成銅導線淺碟化(Cu dishing)及介電層之磨蝕(oxide erosion) 。為了解決上述兩項問題，在本例中，我們利用含銅離子水溶液與非晶矽薄膜進行電化學接觸置換法來進行選擇性沈積銅導線。

《圖二　非晶矽膜及沈積銅膜各時期的厚度變化》

沈積毯覆性非晶矽膜

《圖三　經由a-Si CMP磨除溝柒外的非晶矽膜》

以目前發展成熟之低溫PE-CVD或HDP-CVD法沈積非晶矽膜於先前已定義蝕刻及以PVD法毯覆沈積Ta阻障層之高深寬比溝渠或引洞內(圖一)。此舉可以克服先前以PVD法沈積銅晶種層之階梯覆蓋性不佳之技術瓶頸，以及後續電鍍銅溝渠填充問題(Bottom-up filling)。

沈積毯覆性非晶矽膜後需以a-Si CMP法磨除溝渠外之多餘非晶矽，研磨終止於Ta阻障層上，以利後續銅接觸置換之選擇性。此後，可以CMP或電漿蝕刻移除溝渠外之Ta金屬層。最後以電化學接觸置換法(electrochemical contact displacement)選擇性將溝渠內非晶矽置換為金屬銅。

《圖四　接觸置換溝渠內之非晶矽變銅金屬晶粒》

接觸置換法

接觸置換法是利用Si0矽原子與Cu2+銅離子(7.5g/L)於含F-氟離子(1%)水溶液中進行電化學氧化還原反應，如式1-3所示，

陽極氧化半反應 Sis + 6F-aq. → SiF62-aq + 4e_______________(1)

陰極還原半反應 Cu2+aq. + 2e → Cus_________________________(2)

氧化還原全反應 Sis + 6F-aq. + 2Cu2+aq. → 2Cus + SiF62-aq__(3)

即一個矽原子氧化可釋出四個電子，用以還原二個銅離子為二個銅金屬原子沈積。氧化後之四價Si4+ 離子會與水溶液中氟離子化合形成可溶性SiF62-離子而被溶除，而不會形成表面氧化矽鈍化層阻隔底層矽原子之持續反應。

退火化處理

圖二所示為置換沈積銅膜厚度約為被置換消耗非晶矽膜厚度之1.5倍(圖二)。且在起始置換階段，銅膜沈積速率約為100 nm/min，而置換三分鐘之後，沈積速率下降約為75 nm/min。此乃置換反應受限於氟離子及產物SiF62-離子經由已沈積表面銅膜之物質轉移(mass transport)。而與水溶液中銅離子轉移無關，其可在金屬銅膜表面上進行還原沈積。

由於一個矽原子可以置換沈積二個銅原子，有利於減少a-Si CMP過研磨所造成溝渠內淺碟化之製程寬度(process window)限制。可增加過研磨時間確定移除所有溝渠外非晶矽，以減少後續銅接觸置換之選擇性損失(selectivity loss)。圖三所示為經由a-Si CMP，選擇性接觸置換銅導線，及退火處理緻密化後銅導線之SEM剖面圖，顯示其本質選擇性置換銅導線之優點。(圖二)(圖三)(圖四)(圖五)

《圖六　未退火處理的銅膜XRD繞射圖譜》