账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
CUP软体执行DSP加速 节省SoC空间与成本
专访MIPS Technologies产品行销总监Tom Peterson

【作者: 王岫晨】2004年11月04日 星期四

浏览人次:【5139】

消费性电子产品如HDTV、DVD、MP3及VoIP等之功能越来越复杂正是其吸引消费者使用的一大主因。然而在功能增加的同时,其敏感的市场价格却很难增加,甚至还得向下调降。因此对于系统厂与SoC设计厂商来说,最好的作法就是在增加功能的同时也尽可能将SoC的成本压到最低。如此一来,才能以价位低但功能强大的产品吸引消费者目光,并席卷消费性电子市场。


《图一 MIPS Technologies产品营销总监Tom Peterson》
《图一 MIPS Technologies产品营销总监Tom Peterson》

有鉴于此,从事数位消费性与商业系统应用产业之标准微处理器架构及核心的供应商MIPS Technologies(美普思科技),将过去以DSP硬体加速的方式改由在CPU中以软体执行,因此不需在SoC上外加DSP硬体。如此一来,既可节省SoC使用空间,也简化了设计流程,同时降低SoC的成本。 MIPS Technologies产品行销总监Tom Peterson表示:「消费性电子产品不断推陈出新,更好的功能与敏感的价格永远是消费者关切的话题。因此设计厂商必须在应用系统效能不断提升之际,同时思考如何降低SoC的成本。 」


愈来愈多消费性电子产品,如DVD录影机、数位相机、家用闸道器以及VoIP网路电话等,对讯号与多媒体处理效能的要求与日俱增。针对这个趋势,MIPS运用DSP功能来强化其业界标准的架构,并在通用的工具及经验基础上提供单一化的设计流程。 Tom Peterson指出,MI​​PS新款数位讯号处理特定应用架构延伸(DSP ASE)最大的优点,就是一改以往DSP硬体加速的方式,改由软体在CPU中执行。DSP ASE可提高嵌入式讯号处理效能300%以上,在现有完整的软体开发工具与MIPS DSP程式库支援之下,DSP ASE可让SoC研发业者减少硬体加速电路,并将DSP功能整合至MIPS- Based主处理器上,因此不需要在SoC上另加DSP硬体,不但大幅节省SoC的使用空间、简化设计流程同时SoC成本也可一并降低。


此外,在消费性电子产品市场中追求低成本效益同时要能够大量生产,如果能够去除不必要的硬体元件、工具链方案以及较低的版税金,业者便可省下数百万美元的成本。这对于提升价格竞争力无疑是一大助力。 MIPS DSP ASE为授权客户提供各种DSP应用的可编程解决方案,并能配合不断变动的市场需求来延长SoC产品的生命周期。新DSP延伸方案在MIPS核心中加入新指令以及整数资料管线中新的状态项目,而在24K级的核心中仅增加不到6%的矽元件空间。


MIPS DSP ASE不仅多种GNU-based软体开发工具皆可支援,并具8、16、32位元SIMD指令集。其他如饱和运算函式与分数运算、可变位元的插入/撷取与virtual circular buffers,其常用的DSP处理功能更包括了MAC、点乘积、绝对值以及复杂的乘积运算。目前DSP ASE已开始对MIPS32与MIPS64 ISA客户提供授权,未来授权范围并将扩及MIPS 32与64位元核心。


相关文章
运用返驰转换器的高功率应用设计
解析锂电池负极材料新创公司:席拉奈米科技
高级时尚的穿戴式设备
巴斯夫Ultrasim结合Moldex3D发挥最大效益
PLC+HMI整合人机加快数位转型
comments powered by Disqus
相关讨论
  相关新闻
» 英特尔为奥运提供基於AI平台的创新应用
» 豪威集团低功耗全域快门影像感测器适用於AR/VR/MR追踪相机
» ASML:第二季营收主要来自浸润式DUV系统销售动能
» 达梭系统与Mistral AI携手合作 加速生成式经济发展
» 国科会同意114年度科技预算额度 推动精准运动科技


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK87I5S0NR2STACUKC
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw