工程师需要精密先进的分析工具，才能成功设计出今日愈来愈复杂的数位系统。大部分工程师皆仰赖逻辑分析仪，进行系统验证的工作，而随着系统的速度急速攀升，系统的复杂度呈倍数地增加，逻辑分析仪制造商也同步提升了仪器的性能和功能，以提供工程师所需的能力。在许多情况下，逻辑分析仪具备的性能要应付目前的工作已经绰绰有余，然而，实际负责连接逻辑分析仪和待测系统的探棒却可能造成效能上的瓶颈。如果逻辑分析仪接收到的讯号品质不佳,那么即使逻辑分析仪拥有再强的触发与分析工具,也终将无用武之地。

本文将探讨的内容，是成功进行逻辑分析仪的探量连接所需掌握的基本探量概念。文中将会审视探量型态的选择、探棒的负载和信号品质考量，以及与接地有关的常见问题，最后，还会讨论两种常犯的错误：在传输线上错误的位置进行探量以及选择了错误的互连布线方式。

了解及遵从碳量的基本概念才能充分发挥逻辑分析仪的功效。本文将讨论的探量六大秘诀分别如下:

探量的型态

当决定使用逻辑分析仪时，必须一并选择要采用哪一种探量型态。探量的连接方式分为两种：预先设计好与事后进行。在预先设计好的逻辑分析仪探量方式中，一开始就会将所要探量的测试点都直接设计进去。这种型态的例子包括有接头和无接头式的探棒，无论是哪一种，设计人员都要在印刷电路板上置入合适的信号脚座（pad），然后将想探量的信号拉到这些脚座上。逻辑分析仪的探棒会提供合适的互连机制，以配合这些接点。如果是有接头的探棒，探棒上会有一个公母性与待测系统相反的接头，如果是无接头式探棒，则探棒上会有弹力的互连机制（compression interconnect），可以与印刷电路板上的信号脚座接触，如(图一)(a)。

事后进行的探量方式适用于未将测试点包含在设计里面的系统，因此需要使用单独的探针头来连接，它包含多种不同的互连配件（如焊入式、钩爪等）。事后进行的探量型态中最常见的一种是飞脚式（flying lead）探棒，如图一(b)。

在探讨不同碳量型态的相对优点和缺点之前,先来谈谈当逻辑分析仪探棒连接到待测系统上时,所会面临的一些问题。

图一中的两张照片提供了预先设计好与事后进行两种探量型态的比较。图一(a)采用的连接方式为新的soft touch无接头式探棒(a)，使用者必须在一开始的时候，先将信号脚座设计进去。图一(b)则是在没有事先定义测试点的情况下，可以与信号连接的另一种方法。

《图一 (a)Agilent E5390A采用新的soft touch无接头式探棒。(b)Agilent E5381A与信号连接的另一种方法。》

探棒的负载

探棒带给待测系统的电性负载总是愈小愈好，如果探棒对系统效能造成太大改变的话，就无法协助验证出系统的真实特性了，因为失效问题有可能完全是因探棒本身所造成的。负载有两个主要的影响，一是会降低待测印刷电路板上的信号品质，可能会导致系统失效；二是会降低逻辑分析仪所要观察之波形的信号品质，这一点可能会导致验证时出现假的错误状况。为了避免这些问题，了解探棒的结构是很重要的。

逻辑分析仪的探棒有很高的输入阻抗，探针头的电路包含一个电阻值约为20kΩ的针尖电阻。在低频的时候，探棒的阻抗会很接近该电阻值，但随着频率提高，探棒内的寄生电容会开始降低其阻抗。阻抗会依循标准的RC响应而下降，这对待测系统来说可能会造成问题，因为如果探棒的阻抗开始接近系统的阻抗时，因探棒所造成的分压效果会变得很明显。如果该阻抗变得太低的话，将会吸收掉大部分的信号，造成系统失效。

探棒的容抗主要是因为互连的结构所形成的，举例来说，如果在待测信号与探棒的针尖电阻之间有一个很大的接头的话，这个接头就会为探棒的负载增加一个大的容抗，如果使用较小的接头，则容抗也会减小。

无接头式探棒的电性负载较低，如前面所提过的，当使用无接头式的探棒时，必须先在待测系统上置入信号脚座，逻辑分析仪的探棒上有一个弹力的互连机制，可与待测系统进行电气接触。将实体的接头从电气路径上移除后，可将容抗降到非常低的程度，请参考(表一)。

(图二)是几种探量型态的等效集总容抗对已负载终端（load terminated）之传输线的影响，由图中的波形可以看出探棒的电容性反射会在第一个波前（wave front）之后的某个时间点抵达接收端。

《图二 透过波形可以清楚地比较出不同互连选项的探棒负载，随着接头的尺寸变小（或将接头移除），负载也会跟着降低。此系统内原本的信号上升时间为150ps。 》

探针头的信号品质

前面提过，探针头的信号品质不良可能会在逻辑分析仪上造成假的错误状况，这是令验证团队相当困扰的事情，因为他们可能花了大量的时间来除错，却发现问题根本不存在。若要避免这种问题发生，就必须特别留意探针头的信号品质。

除了要注意探棒的电容性负载之外，探棒的位置也要加以考虑，当需要探量不同的终端方法时，这一点尤其重要。就某些终端方法而言，虽然接收器侦测到的信号品质可能够好，但在传输线上其它点所观察到的信号可能就不够好了。

为了说明此点，可以参考一条串联终端（series-terminated）的传输线。串联终端的理论是：所感应到的波形会立刻分到信号源的终端电阻以及该传输线的特性阻抗上，其中，信号波的一半振幅会沿着传输线传到接收器上，抵达接收器后会发生100％的正向反射，将一半振幅高的信号加倍，因而得到波形的原始振幅。反射波则会以反方向沿着传输线反射回去，一直到被信号源的终端电阻吸收为止，进而结束整个暂态响应。

虽然这种方法会带给接收器相当漂亮的波形，但是在传输线上任何一点的波形都会呈现阶梯般的形状，这种阶梯状的波形不适合在逻辑分析仪上使用，因为当波形是在一半振幅的时间内时，逻辑分析仪无法侦测该信号到底是逻辑的1还是0。 (图三)显示的就是这种状态下的波形，可以看出接收器所收到的波形有良好的信号品质，但是在探针头观察到的波形却是无法接受的。随着信号速度的提高，若要进行成功的量测，就必须重视探针头的信号品质。

《图三 在串联终端的系统中，分别于接收器和探针头所观察到的波形。》

接地问题

使用逻辑分析仪时，也必须留意接地不足的问题。探棒的接地信号是用来提供所要观察之信号的相对参考点，电子信号一定要有一个电流回返路径，以便让电流可以流动而产生信号。该回返路径大多被视为是一个零阻抗的理想导体，但如果不是理想状况的时候，在接地回返路径的阻抗上就会出现电压差，且该电压会减损逻辑分析仪所侦测到的信号振幅。接地的目的就是要提供具有最低阻抗的回返路径（或接地连接），以便让分析仪可以观察到原始的信号振幅。

接地导线过长是造成问题的常见原因，太长的接地导线会有串联阻抗，因而产生出电压。为了避免这种问题，接地导线不应该比信号导线长太多，两条导线的长度若大致相当，就可以使信号路径和接地路径上的寄生阻抗相互匹配。

另一个常见的​​探量问题是接地回路的自我感抗，当接地导线与信号导线之间形成一个回路时，就会在接地路径上形成一个与回路面积成正比的自我感抗。这个感抗会因电感的频率相依阻抗而造成系统频宽降低，在高频的时候，此感抗会使得电荷无法通过接地导线，因而降低了系统的频宽。

为了减少这种问题，应尽可能地让接地回路愈小愈好，使用有接头或无接头式探棒时，接地回路的大小通常都是预定的。然而，当使用飞脚式探棒时，有时也会使用一般的接线来连接探棒和待测系统，在此情况下，可能会形成大的接地回路。如果要避免掉这种回路的话，可以将接地线与信号线绞绕在一起，形成一段双绞线。不过，大部分的飞脚式探棒都会附上连接的配件，有助于解决这种问题。

接地点的数目不够也可能造成探量的问题，在某些探量的配置方式中（如飞脚式探棒），是由使用者来决定接地点的数目。若要了解这个问题的症结，可以试想：如果有一组可量测16个信号的飞脚导线只用了一个接地点的话，这16个信号的回返电流都必须流经该单一个接地点，但是该接地导线的自我感抗只够低到让1或2个信号流经它回返时不会产生电压，如果16个信号全部都要经过的话，电流就会大到足以产生可察觉的电压了。

解决这种问题的方法是增加接地点的数目，理想上，最好是每一个信号都有一个接地点。所需的接地点数目应该与频率成正比，建议不要让两个以上的信号共用一个接地点。如果发现无法用逻辑分析仪撷取到正确的资料时，这是其中一个需要优先检查的事项。

在传输线上错误的位址进行碳量

常犯的错误

目前市面上提供的探量选择何其多，有时光要决定该使用哪一种连接方法才能确保量测的成功都很难，在某些情况下，甚至也不容易知道有哪些方案可用。本文接着将介绍的两种常见状况是使用了不恰当的探量解决方案时，可能会犯的错误。

以上面介绍过的串联终端系统为例，该系统在背板介面卡上有一颗驱动IC，而接收器则是位在一颗以BGA封装的IC内。若使用者因看起来比较方便的缘故，而选择在背板上的接头来探量系统的话，如前所述，在驱动器的位置探量一个串联终端的系统会在逻辑分析仪的探针头上产生一个阶梯状的波形。 (图四)(a)所示为连接的方式，图四(b)则是逻辑分析仪所观察到的波形。

《图四 逻辑分析仪之波形与眼图》

＜图注:此处使用的是E5382A单端式飞脚探棒，并透过一个钩爪（grabber）配件来连接接头上的接脚(a)。这里显示的波形是利用逻辑分析仪称为眼图扫描的功能在探针头所观察到的，眼图扫描可以让逻辑分析仪产生信号的类比波形显示图(b)。 ＞

显然地，这样的波形是无法接受的，解决这个问题的方法是直接在接收器上进行探量，最接近该BGA封装的实体探量点位在印刷电路板背面的导孔焊垫（breakout via pad）上。 (图五)(a)是一种新的连接方法，直接将飞脚焊在BGA的导孔焊点上，所得到的信号品质如图五(b)所示。

《图五 信号质量》

＜图注:此处使用的是E5381A差动式飞脚探棒，并透过一个阻尼线焊入（damped wire solder-down）配件来连接，它可以让焊点变得非常小(a)。所观察到的波形同样是用眼图扫描的功能呈现出来(b)，可以注意到，现在所得到的信号品质就适合逻辑分析仪使用了。 ＞

选择了错误的互连布线方式

试想以下的状况：设计人员想要利用逻辑分析仪来观察在印刷电路板上的两个零件之间跑动的信号，这些信号会在印刷电路板的外层跑动，且无法承受超过3.5pF的负载，否则就会造成系统失效。设计人员决定使用Mictor接头的探棒（E5380A）来观察这些信号，因Mictor接头的接脚与建构方式的关系，信号无法直接由接头绕出来，迫使设计人员必须将Mictor接头放在跑线的旁边，并在每个信号上加入导孔。最后再利用另一个PCB层来完成与Mictor接头的连接，并在该层上使用与原信号垂直的方式来跑线，(图六)就是这种连接方式的绕线图。

《图六 使用Mictor接头的绕线图》

＜图注:这种连接方式系使用Mictor接头的探棒来观察汇流排上的信号。请注意：为了连接Mictor接头，会需要增加额外的跑线，跑线的容抗会被加到接头的容抗（3pF）中，造成这种连接方式的总容抗超过3.5pF，因而导致系统失效。 ＞

因此，如果改用soft touch无接头式探棒的话，信号就可以直接绕出来，接到探量点的信号脚座上，如(图七)，这样一来就不会增加额外的跑线容抗到系统中。这种探棒的总容抗为0.7pF，透过这种方式来连接就可以加入逻辑分析仪，而不会造成系统失效。

《图七 利用soft touch无接头式探棒来观察总线上的信号，由于探棒的负载比较小，而且可以直接将信号绕接到信号脚座上，因此与逻辑分析仪连接所造成的负载是可以接受的。》

结语

探棒扮演了实际连接逻辑分析仪和待测系统的角色，然而在某些情况下，探棒却可能成为效能上的瓶颈。如果逻辑分析仪接收到的信号品质不佳，那么即使逻辑分析仪拥有再强的触发与分析工具，也终将无用武之地。选择合适的探量型态，并采取一些步骤将探棒负载降到最低，以及确保探针头的信号品质，就可以尽量避免信号品质变差。另外，注意接地的问题也会产生很大的差别。

（作者任职于Agilent安捷伦科技）

（本文英文原稿曾刊载于2004年8月号ED Online）

＜参考资料＞

市场动态

安捷伦科技(Agilent Technologies)新近推出四款数位储存示波器（DSO）与混合讯号示波器（MSO），具备最深的记忆体所提供的优异讯号检视能力与先进的波形分析能力。该系列包括600MHz的DSO8064A、MSO8064A，以及1GHz的DSO8104A、MSO8104A机种。相关介绍请见「安捷伦推出新款Infiniium 8000示波器 」一文。 安捷伦科技上市了最大可将FPGA逻辑检测时间削减一半的逻辑分析器新产品“Agilent’s 16900 Series Logic Analysis System”。逻辑分析器是开发电脑、外设和FA设备等使用微处理器和微控制器的数字产品时使用的调试工具。你可在「 安捷伦新型逻辑分析器 FPGA逻辑检测时间减半」一文中得到进一步的介绍。 Ironwood Electronics推出一款可加速Freescale MPC5554处理器除错的逻辑分析仪配接器PB-BGA-MPC5554-S-01。该产品在使用逻辑分析仪时，允许MPC5554执行在高速工作状态下。在「 Ironwood逻辑分析仪配接器有助于MPC5554处理器除错」一文为你做了相关的评析。

相关网站	安捷伦逻辑分析仪探量方案线上短片 NI美商国家仪器DAQ资料撷取网站 Tektronix太克逻辑分析仪线上教学