账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
(下期预告:本期介绍W-CDMA无线电传输技术架构中速率匹配、交错、讯框等化及分割、展频及扰乱、展频和扰乱码的功能等物理层相关的功能,下期将进行W-CDMA无线电传输技术架构最后一期,敬请持续锁定。)
W-CDMA物理层设计系列(4)

【作者: 賴盈霖】2006年06月02日 星期五

浏览人次:【10070】

物理层是位于无线接口通讯协议模型的最底层,它提供实体介质中位串流传输所需的所有功能。物理层的架构会直接影响到手机和基地台的硬件复杂度,因此任何行动通讯系统的物理层架构经常都是影响系统性能的关键之一。物理层与媒体进接控制层(medium access control;MAC)及无线资源控制层(radio resource control;RRC)的接口如(图一)所示。


《图一 UMTS无线接口通讯协议的模型》
《图一 UMTS无线接口通讯协议的模型》

物理层的主要功能包括:传输频道的FEC编/译码、向上层提供量测回报(例如FER、SIR、干扰功率、发射功率等)、巨多集(macro diversity)的配置和合成、软式交递(soft handover)的执行、传输频道的侦测、多任务、CCTrCH的解多任务、速率匹配(rate matching)、传输频道和实体频道间的映像、实体频道的调变/展频以及解调变/解展频、频率和时间的同步、功率控制、射频处理和实体频道的功率加权与组合。(图二)描述W-CDMA FDD系统无线传输的区块图,以下将介绍各个不同区块在整个无线传输链中所扮演的功能。


《图二 W-CDMA FDD系统无线传输的区块图》
《图二 W-CDMA FDD系统无线传输的区块图》

频道编码的概念(Concepts of Channel Encoding)

频道编码的编码对象是来源编码器(source coder)输出的二元序列。频道编码按一定的规则给原始的位序列M增加一些多余的位,使不具有规律性的位序列M变换?具有某种规律性的序列Y(符码序列)。亦即,符码序列中的原始位与冗余位(redundancy bits)之间是相关的。在接收端的频道译码器(channel decoder),利用这种预先定义的编码规则来译码或侦测所接收到的序列R是否符合既定的规则而发现其中是否有错误产生,进而更正其中的错误。根据相关性来侦测和修正因传输过程中所?生的错误就是频道编码的基本观念。


通常序列M总是以k个位?一组来进行传输,我们称这k个位的码?信息字节。频道编码器按一定的规则对每个信息字节附加一些多余的位构成n个位的符码组,这n个码元(code word)之间是相关的,所附加的n-k个位被称?该符码组的冗余位。从信息传输的角度来说,冗余位不携带任何信息,所以是多余的。利用这种多余度使得符码序列具有一定的错误侦测和更正能力,因此大幅提高了传输的可靠度并降低了位错误率。另一方面,如果要求信息传输的速率维持不变,在附加了冗余位之后就必须减少符码组中每个码元的时间周期,对二进制码而言就是要减少脉冲的宽度,若编码前每个码脉冲的正规化宽度?1则编码后的正规化宽度?,因此信道带宽必须扩展倍。在这种情况下,是以信道带宽的多余度换取了信道传输的可靠度;若信息传输速率允许降低,则编码后每个位的时间周期可以维持不变,此时是以信息传输速度的多余度或称时间的多余度换取传输的可靠度。


《图三 AMR 12.2 kbps语音频框的CRC及后缀的附加》
《图三 AMR 12.2 kbps语音频框的CRC及后缀的附加》

CRC码及后缀的附加(CRC and Tail Bits Addition)

上层所产生的原始数据(语音或用户数据)会先通过一个CRC码产生器来产生一个CRC的字符(CRC word),接收机就是利用这个CRC字符来检查在这个讯框是否存在位错误。在接收端会将所收到的数据以讯框为单位通过相同的CRC码产生器,若在接收端所产生的CRC码和发射端所产生的CRC码相同则表示该讯框没有位错误产生,若这两个码不同则此讯框会被宣告为错误讯框。在手机灵敏度(sensitivity)测试时可以利用CRC码的比对来判断所收到的讯框是否存在错误,而不需要将整个讯框内的所有位解出,此种方法可以加速测试的时间及及降低手机的计算量。


后缀是由0所组成的字符主要是附加在数据位的后面。后缀的主要的功能是将FEC码产生器内的位移缓存器重置(reset)为0,FEC编码是以讯框为单位,因此在每一个讯框后面必须附加一个后缀字符来重置FEC码产生器,使得下一个讯框的FEC编码不会受到前一个讯框残留位的影响。后缀字符的大小会等于FEC编码产生器内所包含的位移缓存器的数目。


利用一个AMR 12.2 kbps的语音频号做范例来说明CRC码及后缀是如何产生的。声码器(Vovoder)的讯框长度为20ms,在AMR 12.2 kbps的编码速率下每一个讯框内共有244个位的语音数据(12.2kbps×20ms)。这个讯框的语音数据在通过CRC码产生器之后会产生一个16个位的CRC码,在CRC码之后会加入8个位的后缀。最终的比特率会从12.2kbps增加至13.4kbps(268bits/20ms)。3GPP规格共有四种不同大小的CRC字符:24、16、12及8个位,CRC字符大小的选择是由上层(upper layers)来决定。(图三)显示上述的AMR 12.2kbps语音频框经过CRC码产生器及后缀附加之后的比特率变化,(公式一)则为3GPP规格所支持的四种不同CRC码产生多项式(generation polynomials)。


《公式一》
《公式一》

回旋编码(Convolutional Encode)

回旋编码器在任何一段规定的时间N内实际?生的n个码元,不仅取决于这段时间中的k个信息位,而且还取决于前N-1段时间内的信息位。此时冗余位监督着这段时间内的信息,这N段时间内的码元数目n×N称?这种码字的约束长度(constraint length)。(图四)显示一个回旋编码器的架构。


《图四 回旋编码器的结构》
《图四 回旋编码器的结构》

回旋编码器是由k个位移缓存器、n个modulo-2的加法器和一个并联转序列的转换器所构成(parallel-to-serial converter)。编码速率(code rate)R会等于。以一个简单的例子说明回旋编码器的编码原理,如(图五)所示?一个(2,1,2)的回旋编码器。此编码器输入的信息位暂存于前两级的位移缓存器中,每当一个信息位进入编码器之后就立即计算出两个冗余代码元,因此这种编码器的参数?、、,约束长度为。通常用来表示回旋编码器的结构参数。


《图五 一个回旋编码器的范例》
《图五 一个回旋编码器的范例》

在图4中和间的关系为:


《公式二》
《公式二》

3GPP提供三种不同的编码速率:无编码、1/2及1/3。在上传方向的传输频道使用约束长度为9、编码速率为1/2或1/3的回旋编码器;上传方向则是采用约束长度为9、编码速率为1/3的编码器。限制长度为9代表着连续9个位的数据会用来计算冗余的位(redundancy bits),k的值越大具有越高的编码增益但是会造成过大的计算量和传输的时间延迟。W-CDMA所采用的回旋编码器具有限制长度为9,代表此编码器是由8个位移缓存器所组成,(图六)显示3GPP所支持的回旋编码器的架构,(表一)所示为各种不同的传输频道所支持的频道编码的形式。


《图六 3GPP所支持的回旋编码架构》
《图六 3GPP所支持的回旋编码架构》
表一 3GPP不同的传输频道所支持的频道编码的类型

Type of TrCH

Coding scheme

Coding rate

BCH

Convolutional coding

1/2

PCH

RACH

CPCH, DCH, DSCH, FACH

1/3, 1/2

Turbo coding

1/3


对于这种编码,可以用图六所示的格状图(trellis diagram)来描述编码中的状态,这里用a、b、c、d来表示编码器中位移缓存器的四种状态,此时数据的输入会使得位移缓存器的状态发生迁移,在此格状图中用实线来表示输入?0状态的迁移情况,而用虚线表示输入?1的状态的牵移情况,在线的数据表示对应状态迁移的输出信号。(图七)中的粗线表示了当输入?[1 1 0 1 0]时,输出状态转移?a-->b-->d-->c-->b,输出的符码序列?[1 1 0 1 0 1 0 0 1 0 1 1]。


《图七 回旋编码器的格状图》
《图七 回旋编码器的格状图》

在接收端的译码是利用Viterbi算法,这主要是为了纪念发明者Andrew Viterbi而命名。回旋编码的译码方法有硬决策Viterbi译码(hard decision Viterbi decoding)和软决策Viterbi译码(soft decision Viterbi decoding)。软决策译码体系会比硬决策译码体系具有更好的机会来侦测和修正错误。通常在硬件的实现上面软决策译码的复杂度比起采用硬决策的方式要来得复杂,但在编码增益方面软决策法比起硬决策法可以获得1.5~2 dB以上的增益。Viterbi算法在最近几年已成功地制作在硅芯片上,也有很多成熟的硅智财(Silicon IP;SIP)是用来实现优化的Viterbi算法。


所谓的硬决策译码是只在做决策之前,并未给予译码器所接收符码与决策边界之间有多么接近的信息。藉由提译码器干于每个符码与决策边界之间有多么接近的辅助信息,译码器能够对译码过程中任何已知符号的有效性给予加权(weighting)。基本上,译码器试图去对决策作加权来决定最有可能的传输符码序列,利用这种过程的译码称为软决策译码。(图八)描述硬决策和软决策译码的比较。


《图八 软决策和硬决策译码的比较》
《图八 软决策和硬决策译码的比较》

Viterbi算法(Viterbi Algorithm)

经过频道编码之后的信息经由一个非理想的信道传输之后抵达接收端,因信道效应的关系造成传输数据的失真。回旋译码器(Convolutional decoder)藉由在格状图中寻找一条最大可能性(maximum likelihood)的路径来将原始的信息重建。最大可能性译码(maximum likelihood decoding)是指译码器会寻找在格状图里面所有可能的路径并将每一条路径和输入的序列比较得到路径错误的指针(metric)。具有最小metric的路径会被选为输出的序列,因此最大可能性的译码是一个优化的回旋译码算法。


假设在发射端所使用的回旋编码器的结构为(),因此具有条可能的路径存在。在每一个时间取样点(sampling instant),对每一个节点有条合并路径(merging path);在所有合并路径中选择一条具有最短距离的路径,此路径被称为存活路径(surviving path)。在每一取样时刻有条存活路径被储存在内存中。当所有输入序列都处理完之后,译码器会从所有存活路径中选择一条具有最小指针的路径作为输出序列。在实际系统中输入序列是很长的,若利用最大可能性的译码方式会耗费庞大的记忆空间和计算量;Viterbi算法(Viterbi Algorithm;VA)藉由在每一个传输阶段将最可能性最差的路径消除,利用这种路径消除法来降低计算的复杂度。利用VA法仍然具有下列的缺点存在:


  • ●出错机率较高的路径总被认为不可能而夭折。甚至连出错机率相同时,也会有一条路径被牺牲。


  • ●只输出译码器自以为是的缓存器内容,无其它参考信息。



改善VA的缺点,在1989年Hagenauer提出VA的改进称为Soft-Output Viterbi Algorithm(SOVA)。


基本上,SOVA 跟VA很像,主要的差异在于顺向与逆向中metric值的纪录。底下我们就分别解释SOVA顺向与逆向的操作原理:


顺向SOVA

SOVA顺向操作的原理与VA很相似,唯一不同之处就是在每一个状态(state)除了依据比较小的指针值来挑选存活路径来更新这一个状态的指针值之外,同时还要纪录连接这个状态的两条路径指针值的差。换句话说,每个状态一共要纪录两个值,更新的指针值与两条路径的指针差值。整个顺向运作可以从(图九)看出来,在图九中实线是表示存活路径,框框内的值代表每个状态更新后的指针值,而框框内挂号的值代表两条路径的指针差值。


《图九 顺向SOVA的操作原理》
《图九 顺向SOVA的操作原理》

逆向SOVA

SOVA逆向的操作方式与顺向有点像,在每个状态也要根据「前」两个路径过来的指针值来比较(选比较小的)。除了更新这个状态的指针值之外,这个状态往「下」两个可能的状态路径之指针值为:如果这条路径为顺向中判断为存活路径者,那这条路径的指针值为这一个状态的指针值,而另一条路径的指针值为这一个状态的指针值加上再顺向运作所纪录的指针差值。整个逆向操作的原理可以从(图十)中看出来,圆圈的值代表路径的指针值。


《图十 逆向SOVA的操作原理》
《图十 逆向SOVA的操作原理》

涡轮编码(Turbo Encode)

根据Shannon定理,无论通讯的过程中有怎样严重的噪声干扰,都可以找到适当的编码和译码方法,使得译码后的讯号错误率任意地接近于零-也就说只要传送讯号的速率不超过一个值,就可以利用适当的编码和译码的方法将原始信息回复,此一临界值称为信道的容量(channel capacity)。要是传送的速率超过临界值,就算再强大的编码/译码技术也无法将原始信息回复,在接收机所收到大部份讯息只是一串无意义的符号。


一位通讯工程师的最终梦想便是建造一个能达到Shannon极限的通讯系统。Shannon的极限一直困扰着通讯界;在八○年代之前,即使是最好的通讯系统仍然「落后」Shannon极限有9 dB 之多。大家不禁怀疑,Shannon的理论毕竟只是理论,实际上是不可能达到那个境界。在1993年,三位法国科学家发明了一种新的除错码叫涡轮码(turbo codes),这种除错码若配合上递归式译码法居然跟Shannon极限只有小于1dB的距离。


涡轮编码器由两个或两个以上的基本编码器通过一个或一个以上的交错器(interleaver)所构成,(图十一)为涡轮编码器的区块图。


《图十一 涡轮编码器的区块图》
《图十一 涡轮编码器的区块图》

图十一所示为3GPP规格所支持的涡轮编码器的结构。在此图中有一个输入埠(port)及三个输出埠(、、)。假设输入的比特率为64 kbps,这个输出埠是直接联到输入埠且未经任何的编码,因此输出的比特率为64kbps。由输入埠到输出埠的路径称为系统路径(systematic path)。第二条路径()会将输入的数据位通过一个由三个位移缓存器所组成的回授编码器,这个编码器会利用可预期的方式对所输入的数据进行修正,最后的输出仍然维持64kbps。所代表的路径称为第一极性路径(1st parity path)。第三条路径所使用的编码器架构和路径的相同,唯一的差别在于输入的数据位会先经过一个交错排列器(interleaver),的输出也是64kbps。所代表的路径又被称为第二极性路径(2nd parity path)。、、这三个路径的输出会以时间多任务的方式组合成最终的输出,因此3GPP所定义的涡轮编码器的编码速率为1/3。


《图十二 3GPP所支持的涡轮编码器的架构》
《图十二 3GPP所支持的涡轮编码器的架构》

涡轮译码(Turbo Decode)

@内文:涡轮译码的方式计有:软式输入--软式输出的译码(soft input-soft output;SISO)和最大事后机率(Maximum A Posteriori)译码。由于MAP算法的每一次?代(iteration)性能的提高都优于Viterbi算法,因此MAP算法的?代译码器(iterative decoder)可以获得更大的编码增益。


MAP算法则是由Bahl、Cocke、Jelinek和Raviv所提出,因此被称为BCJR 算法。BCJR算法主要的观念是在解一个最大事后机率(Maximum A Posteriori)检测问题,因此基本上BCJR算法就是一个MAP译码器。将BCJR算法运用到涡轮译码的运作方式是利用事后机率来判断个别位应该是属于0或是1,然后再重建整个原来的数据序列,这一点与Viterbi decoding找一条最相似的的数据序列作为原来的数据序列的译码方式不同。由于BCJR算法是找一个最佳位的译码方式,因此就平均的位错误率(BER)来讲BCJR算法会比Viterbi decoding来的好。然而,由于BCJR算法的复杂度太高不利于硬件实现,因此一些化简的动作是必须的。


最常见的化简方法可以归纳成以下5个规则:


  • ●使用likelihood ratio取代在格状图中的机率值;


  • ●分别在likelihood ratio或是机率值上取对数值,如此一来;



《公式三》
《公式三》

●只考虑最邻近的格状图路径,也就是;


●在计算时只考虑部分的格状图路径;


●因为BCJR 算法必须全部的码元都接收后才能进行译码,可以设定译码窗口(decode window)的长度来简化译码的复杂度。


值得一提的是规则(1)与规则(2)并不会伤害soft-information,然而规则(3)、规则(4)与规则(5) 可能就会降低整个系统效能。如果采用规则(2)与规则(5)来简化BCJR算法,则称为MAP算法,若更进一步加入规则(3)来简化MAP算法则可以得到Max-Log-MAP算法。(图十二)所示为一涡轮译码器的区块图。


《图十三 3GPP所支持的涡轮编码器的架构》
《图十三 3GPP所支持的涡轮编码器的架构》

<参考数据:


[1] Harri Holma, Antti Toskala, WCDMA for UMTS, John Wiley & Sons.


[2] Application Note 1356, Designing and Testing 3GPPW-CDMA User Equipment, Agilent Technology.


[3] RFCD 202, Introduction to W-CDMA, Agilent Technologies.


[4] Application Note, Characterizing Digitally Modulated Signals with CCDF Curves, Agilent Technologies.


[5] Application Note 1335, HPSK Spreading for 3G, Agilent Technologies.


[6] 3GPP TS 25.214 v4.0.0 (2001-03) Technical specification group radio access network: spreading and modulation (FDD), www.3gpp.org, Release 4.


[7] 3GPP TS 25.212 v4.5.0 (2002-06) Technical specification group radio access network: multiplexing and channel coding (FDD), www.3gpp.org, Release 4.


[8] 3GPP TS 25.213 v3.6.0 (2001-06) Technical specification group radio access network: spreading and modulation (FDD), www.3gpp.org, Release 99.


[9] Jiangzhou Wang, Tung-Sang Ng, Advances in 3G Enhanced Technologies for Wireless Communications, Artech House Publishers.


[10] Rudolf Tanner, Jason Woodard, WCDMA Requirements and Practical Design, Wiley.


值得一提的是规则(1)与规则(2)并不会伤害soft-information,然而规则(3)、规则(4)与规则(5) 可能就会降低整个系统效能。如果采用规则(2)与规则(5)来简化BCJR算法,则称为MAP算法,若更进一步加入规则(3)来简化MAP算法则可以得到Max-Log-MAP算法。(图十二)所示为一涡轮译码器的区块图。


延伸阅读

本期介绍W-CDMA无线电传输技术架构,接下来两期也将就此主题更深入为读者介绍,敬请持续锁定。>相关介绍请见「在W-CDMA系统中有三种不同类型的频道,这三种频道依其传播方向可以区分为:上传频道(uplink channels)和下传频道(downlink channels)。3GPP规格所定义的下传实体频道有三种,本文接续上期介绍下传实体频道后,将介绍这些上传实体频道及其应用。」一文。

W-CDMA上传实体频道介绍与应用你可在「W-CDMA上传实体频道介绍与应用」一文中得到进一步的介绍。

未来手机蓝图浮现 OFDM与MIMO为关键技术在「未来手机蓝图浮现 OFDM与MIMO为关键技术」一文为你做了相关的评析。

市场动态

降低W-CDMA手机RF功率的方法NTT DoCoMo、瑞萨科技、富士通、三菱电机与夏普宣布将共同发展移动电话平台,该平台将包括支持 HSDPA/W-CDMA和GSM/GPRS/EDGE的双模移动电话,以及如操作系统之核心软件。此新款的移动电话平台,将帮助增加全球采用W-CDMA服务包括 FOMA的速度,以及降低此类手机之成本。相关介绍请见「」一文。

NTT DoCoMo、瑞萨科技、富士通、三菱电机与夏普宣布将共同发展移动电话平台,该平台将包括支持 HSDPA/W-CDMA和GSM/GPRS/EDGE的双模移动电话,以及如操作系统之核心软件。此新款的移动电话平台,将帮助增加全球采用W-CDMA服务包括 FOMA的速度,以及降低此类手机之成本。相关介绍请见「你可在「看好国内手机制造厂商林立,以及3G、HSDPA(高速下行封包存取)市场前景,易利信(Ericsson)继2005年3月在台湾成立亚太区手机互联测试中心,提供广达、华宝、奇美通讯、联发科和宏达电等EDGE、GSM850/900/1800/1900、GPRS的通讯系统测试外,易利信也将新增WCDMA、HSDPA等系统测试,引领厂商抢攻3G、3.5G市场商机。」一文中得到进一步的介绍。

看好国内手机制造厂商林立,以及3G、HSDPA(高速下行封包存取)市场前景,易利信(Ericsson)继2005年3月在台湾成立亚太区手机互联测试中心,提供广达、华宝、奇美通讯、联发科和宏达电等EDGE、GSM850/900/1800/1900、GPRS的通讯系统测试外,易利信也将新增WCDMA、HSDPA等系统测试,引领厂商抢攻3G、3.5G市场商机。美国Analog Devices(ADI)于3GSM全球大会上,展示其首款W-CDMA/EDGE WEDGE芯片组。据介绍,高度整合的SoftFone-W芯片组采用ADI的Blackfin处理器和模拟讯号、混合讯号和射频技术。SoftFone-W芯片组包括AD6902(Monza)数字基频处理器,AD6856 Stratos-W模拟基频处理器、音频、电源管理IC,以及AD6541和AD6547 Othello-W射频芯片。在「」一文为你做了相关的评析。

相关文章
WCDMA无线电传输架构(III)
WCDMA上传实体频道介绍与应用
W-CDMA下传实体频道介绍与应用
德国CeBIT 2000记行
comments powered by Disqus
相关讨论
  相关新闻
» TI创新车用解决方案 加速实现智慧行车的安全未来
» AMD扩展商用AI PC产品阵容 为专业行动与桌上型系统??注效能
» 豪威集团汽车影像感测器相容於高通Snapdragon Digital Chassis
» 意法半导体扩大3D深度感测布局 打造新一代时间飞行感测器
» AMD第2代Versal系列扩展自调适SoC组合 为AI驱动型系统提供端对端加速


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK84J6L2CV8STACUKL
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw