前言

随着摩尔定律不断地向前推进，半导体制程尺寸不断地微缩，伴随而来的就是晶片内含的逻辑闸数目急速上升，同时对外的信号接脚数目也往上提高，信号传输时脉也相对应上升。另外消费电子流行方兴未艾，半导体晶片制程也越来越微细化，因此晶片封装技术亦不断地在进展当中。

最早期半导体晶片使用DIP(Dual in-line)封装技术，采用引脚插入技术（PTH；Pin Through Hole）。随着IO接脚数目需求提高，双边都有接脚的DIP封装技术不敷需求，采用SMT技术的QFP(Quad Flat Package)封装技术开始风行，其接脚数目可以在晶片四周布置，大幅提高接脚数目，而需要更多接脚数目的CPU应用，则是以接脚以阵列的方式置放于晶片之下，接脚的配置由线扩大为面的安排，大幅增加了IO接脚数目。并且随着CPU操作时脉的提升，具备较佳操作时脉的BGA封装技术开始被使用。加上手机通讯消费电子产品的推波助澜，轻薄短小与省电的设计日新月异，连带使封装后面积更小的CSP（Chip Scale Package）更加盛行，进而带动了IC载板厂商业绩大幅成长。展望未来，同时兼具轻薄短小、省电、高操作时脉的晶圆级封装技术，即将是下一阶段的封装主流。
...
...