电路板布线所产生的主要寄生元件分别是电阻、电容以及电感。举例而言，电路板电阻的形成是从零件到零件的走线结果。电路板中不必要的电容可能会随走线、焊点以及平行走线而产生。电感的产生则由于周边形成回路电感、互感应以及贯孔。从电路图转成实际电路板时，所有的寄生元件都有机会干扰电路的性能。本文量化了最棘手的电路板寄生元件、电路板电容，并列举可清楚看到电路板上性能的例子来说明。

非必要电容带来的困扰

在本系列文章中曾讨论过如何不慎在电路板内形成电容。在此重复该概念：两条相邻的平行走线会形成布线电容。电容值可用(图一)中所示的公式计算 。

《图一两条走线相邻布置可在一块电路板上形成电容两条走线相邻布置，即可在一块电路板上形成电容。 》

当高阻抗类比走线贴近数位走线时，这种电容可能会在敏感的混合讯号电路中造成问题。例如 (图二)中的电路就可能会面临这类问题。

《图二 线与线太靠近，容易在电路板中产生寄生电容》

图二电路的动作，使用三个８位元数位电位计和三个CMOS运算放大器来组成一个16位元数位类比转换器。图二的左侧，有两个数位电位计（U3a and U3b）接到 VDD与地间，该中心抽头输出端连接至两个运算放大器（U4a 与 U4b）的非反向输入端。使用微控制器U1 之SPI介面来规划数位电位计U2与U3。在这个架构中，每个数位电位计被规划为一个8位元之多阶数​​位类比转换器。如果VDD等于5V，这些数位类比转换器的 LSB 大小等于19.61mV。

这两个数位电位计之中心抽头端被连接至两个当缓冲器的运算放大器之非反向输入端。在这个电路结构中，运算放大器之输入端是高阻抗，将数位电位计与电路其他部份隔离。这两个运算放大器输出之变化振幅被规划在不会超出第二级运算放大器允许的范围内。

要让这个电路形成16位元数位类比转换器（U2a），第三个数位电位计会在这两个运算放大器U4a与U4b之输出范围内变动。规划U3a和U3b用来设定数位电位计之输出电压。再者，如果VDD是5V，则有可能将U3a与U3b个别规划为每一步19.61mV的变化量。以此电压跨在第三个8位元数位电位计R3 上，使本电路的最低有效位元所对应的电压值为 76.3uV。使本电路达最佳性能的关键元件规格见(表一)。

本电路可被用于两种基本操作模式；第一种模式用于可规划调整之直流参考电压，在这个模式中，只是偶尔使用电路之数位部份而在正常操作中却没有；第二种模式用于任意波型产生器，在这个模式中，电路之数位部份是操作的核心，且可能发生电容耦合的情形。图二中电路的第一种完成的布线如(图三)所示。

《图三 图二中另一方式的布线图》

观察布线中有颜色的走线，潜在问题很明显。箭头所指的类比走线（蓝色）从U3a之中心抽头至U4a之高阻抗放大器输入端。另一箭头所指的数位走线（绿色）是用来传送数位资料以规划设定数位电位计。在实验桌上，发现绿色走线上的数位讯号耦合到敏感的蓝色走线内，如(图四)所示。

《图四 示波器照片图》

在系统中，规划数位电位计之数位讯号已从走线感应到到另一条具有直流电压之类比走线，而这个杂讯又一路透过电路的类比部份传递到第三数位电位计（U5a） 。第三数位电位计在两个运算放大器之输出状态间变动。解决该问题之方式为将走线分开。 (图五)显示一个改善的布线解决方案。

《图五 使用这个新的布线，模拟走线和数字走线已被分开》

《图六 布线变更的结果显示图》

布线变更的​​结果如(图六)所示。将类比与数位走线仔细分开，本电路变成一个很干净的16位元数位类比转换器。第三数位电位计76.29μV的一个单一码转换显示在绿色波形。示波器刻度是80mV/div且被显示的代码变更幅度约为80mV。受限于实究室配备，所以将 16位元数位类比转换器的输出乘以1000倍。

结论

当一系统混合数位与类比元件时，仔细布线是电路板成功与否的关键。尤其，靠近高阻抗类比走线的经常变化之数位走线将造成严重的耦合杂讯，只有让这两种走线保持距离方可避免这种现象。 （作者任职于Microchip）