由於各種電子系統所需的供應電壓不盡相同,供應電壓的轉換一直是十分重要的研究課題。電壓轉換的方式可大致分為兩種:一種為切換式(switch-mode)穩壓器,另一種則為線性穩壓器(linear regulator)。一般而言,線性穩壓器的優點是其輸出電壓對輸入電壓或負載的變化反應較迅速、輸出電壓的漣波與雜訊較低、電路架構較簡單、體積較小、價格較為低廉,而主要的缺點在於轉換效率較低,且只能作降壓的轉換。近年來低壓降線性穩壓器(low drop-out linear regulator,簡稱LDO)更因為其轉換效率的提昇,加上其小體積、低雜訊的特性,成為小功率降壓與穩壓電路的主流。在各式由電池供應電源的可攜式系統以及通訊相關的電子產品上,均被大量地使用。
系統架構
一般線性穩壓器的系統如(圖一)所示,主要由輸出元件(pass element)、分壓電路R1與R2、誤差放大器EA與參考電壓VREF構成一負回授系統。假設此負回授系統穩定且開環路增益(open loop gain)遠大於1,則輸出電壓可近似為:
因為適當地選擇R1、R2即可得到所要的輸出電壓。但此種架構輸出電壓一定會小於輸入電壓,故只能用於降壓的轉換。而轉換電壓的效率可表示成:
其中ILoad為負載電流,IQ為系統運作所需消耗的靜態電流,Vout為輸出電壓,Vin為輸入電壓。由上式可知,當輸入電壓與輸出電壓的差值(Vin-Vout)越小,轉換效率越高。
輸入輸出電壓差(drop-out voltage)為線性穩壓器一極為重要的參數。在固定電流負載下,輸入電壓輸出電壓的關係如(圖二)所示。所謂輸入輸出電壓差,便是指當線性穩壓器能正常操作時,輸入電壓與輸出電壓的最小差值,即圖二中的Vdropout。當輸入輸出電壓差的值小到某一程度,便稱此種線性穩壓器為低壓降線性穩壓器。在同一輸出電壓的情形下,相較於一般線性穩壓器,低壓降線性穩壓器所需的輸入電壓較低,因此能夠有較佳的轉換效率。若是用於以電池作為輸入電壓源的應用場合,由於電池隨著使用時間長,其電池電壓會慢慢降低,因此低壓降線性穩壓器可有效延長電池的使用時間。
《圖二 線性穩壓器在固定負載下之輸出電壓與輸出電壓特性》 |
|
傳統的線性穩壓器是使用雙載子電晶體(BJT)作為輸出元件,(圖三)即為三種常用的雙載子電晶體組態。但因為雙載子電晶體會有基極電流,會造成電流的浪費,且輸出輸入電壓差也較高。近年來由於半導體製程的進步,漸漸改用金氧半場效電晶體(MOSFET)作為輸出元件,(圖四)即為二種以金氧半場效電晶體作輸出元件的組態。由於金氧半場效電晶體阻態在閘極幾乎沒有電流,固不會造成電流的浪費,且金氧半場效電晶體所需輸入輸出電壓差也較小,故較適合用於低壓降線性穩壓器的架構。而若以N型作為輸出元件,需要比輸入電壓更高的電壓來驅動輸出元件,此會增加電路的困難度與複雜性,因此P型金氧半場效電晶體(PMOS)為目前低壓降線性穩壓器最常使用的輸出元件,以下所以討論的系統也均以P型金氧半場效電晶體作為輸出元件。常見的輸出元件結構,如(圖三)與(圖四)所示。
《圖四 以金氧半場效電晶體作為輸出元件的常用阻態》 |
|
穩定度討論
低壓降線性穩壓器為一負回授系統,因此有穩定度的問題。若系統的開迴路轉移函數(open loop transfer function)沒有足夠的相位邊界(phase margin),輸出便會發生振盪。一般低壓降線性穩壓器的小信號模型與頻率響應,如(圖五)、(圖六)所示。其中Roa與Ro-pass分別為誤差放大器與輸出元件之輸出電阻;gma與gmp代表誤差放大器及輸出元件的互導值(transconductance);Cpar為輸出元件(即PMOS)在閘極(gate)所看到的等效寄生電容;Resr為輸出電容(CO)之等效串聯電阻(equivalent series resistance,ESR)。分析其開迴路轉移函數並加以簡化,會發現有二個主要的低頻極點(pole)與一個零點(zero)。其中在輸出端會造成一低頻極點:
而另外一低頻率極點P1則由誤差放大器內部補償所造成。零點則為:
而在高頻部份會由Roa與Cpar造成另一極點:
低壓降線性穩壓器之小信號模型與頻率響應特性,如圖四(a)(b)所示。
要確保系統穩定,必須維持足夠的相位邊界。可利用軟體繪出完整的頻率響應,檢查其相位邊界是否足夠。如果確定系統中所有主要極點、零點之實部均為負值,也可觀察在單位增益頻率(unity gain frequency)時,增益(gain)曲線的斜率是否小於或等於-20dB/decade,若是則系統便為穩定。在低壓降線性穩壓器的系統中要使上述條件成立以維持系統穩定,零點的位置便相當重要。若是零點位置過於高頻或是過於低頻,都有可能造成系統不穩定。也因此在某一負載下,若輸出電容(CO)固定,則輸出電容的等效串聯電阻需要確保在某一範圍值內,才能確保系統穩定。這也是在使用低壓降線性穩壓器最需要注意的部分。
但是,低壓降線性穩壓器之開迴路直流增益(open loop DC gain)與低頻極點PL的頻率,均會隨著負載不同而變動,進而造成單位增益頻率、相位邊界的不同。因此,要在各種負載下均能保持系統的穩定,其輸出電容與等效串聯電阻均需嚴格地限制。通常低壓降線性穩壓器的使用說明上均會列出建議使用的輸出電容值及其等效串聯電阻的範圍,(圖七)即為一典型的輸出電容與其等效串聯電阻限制表示圖。在各種負載情形下,其等效串聯電阻均需在穩定區(stable region)內。
因為系統穩定度的考量,低壓降線性穩壓器的各項效能如:電源調整率 (line regulation)、負載調整率(load regulation)、穩態精確度(accuracy)及負載暫態響應(load transient response)都受到了限制。電源調整率、負載調整率與穩態精確度的限制,是因為開迴路直流增益由於穩定度的限制而無法提高造成。一般而言,若有要最佳的電源/負載調整率與穩態精確度,需提昇開迴路直流增益,但無限制地提高開迴路直流增益,則會造成相位邊界不足。負載暫態響應則是受限於輸出電容之等效串聯電阻以及單位增益頻率的限制。當負載瞬間發生ΔI的變動時,因為系統無法即時反應,此ΔI的電流均由輸出電容提供,如(圖八)所示,而輸出電容之等效串聯電阻RESR與負載變化,會造成輸出電壓有ΔI.RESR的瞬間壓降。(圖八)中的穩定時間(settling time)Δt則與單位增益頻率成反比:單位增益頻率越高,表示頻寬越大,反應的時間越短,也就能越快達到穩定。因此輸出電容之等效串聯電阻越小、單位增益頻率越高,負載暫態響應便越優異。但是因為穩定度的考量,輸出電容之等效串聯電阻無法為零,單位增益頻率也無法提昇至十分高頻。(圖八)為負載瞬間變化時,變化電流ΔI之流向與輸出電壓之波形。
《圖八 左圖-負載瞬間變化量均由CO提供;右圖為輸出電壓對負載電流變化之暫態響應》 |
|
新型補償方式
由以上的討論可知,低壓降線性穩壓器主要缺點是輸出電容與其等效串聯電阻受到限制。由於等效串聯電阻會隨著溫度、頻率等因素而變動,又要配合適當的電容值,令低壓降線性穩壓器在使用上不甚方便,且等效串聯電阻的存在亦會影響負載暫態響應的效能。此外由於開迴路直流增益不能太高,無法有效地提昇電源/負載調整率與穩態精確度之效能。所以目前在低壓降線性穩壓器的研究上,無非是希望降低或去除輸出電容與其等效串聯電阻的限制,或是有效提昇開迴路直流增益。
事實上,在輸出電容與其等效串聯電阻的限制上,已有較新型的低壓降線性穩壓器,不需要藉由輸出電容的等效串聯電阻來保持穩定。也就是說,這類型的低壓降線性穩壓器在頻率響應上,並不是藉由輸出電容與等效串聯電阻產生的零點來進行補償。因為輸出電容的等效串聯電阻可為零,能大幅提升負載暫態響應。
這類不需等效串聯電阻的低壓降線性穩壓器如何維持穩定?由相關文獻中,可以大致將其補償方式分為二類:一類是由內部電路產生零點,代替原本由輸出電容與其等效串聯電阻產生的零點,進行頻率響應的補償,此仍為二極點一零點的系統。以Ka Chun Kwok, etc.提出的電路為例,簡化電路結構如(圖九)所示,其中EA代表誤差放大器,而MC偏壓在線性區,在小信號分析上可視為一電阻RC。此內部迴路除了產生一低頻主極點外,尚會產生一零點為:
而在輸出的地方則會由輸出電容產生另一低頻極點,因此適當的設計RC與CC的值可使此二極點一零點的系統,在不同的負載下維持穩定。
另一類則是由多級放大器及電阻、電容網路作補償,在內部電路產生一極為低頻的主極點,而系統中其餘的極點或零點均高於此主極點,但除了主極點外的極點與零點會造成較為複雜的頻率響應,分析設計較為繁複。以Ka Nang Leung, etc提出的電路為例,簡化電路結構如(圖十)所示,其可產生一主極點為:
其中RO1與RO2分別為Gm1與Gm2兩級放大器的輸出電阻。經過分析其開迴路轉移函數後,證實可籍由適當選取補償電容Cm1、Cm2、電阻值Rm,使整個系統有足夠的相位邊界以達到穩定。
這些系統在分析上均假設輸出電容無等效串聯電阻。如果輸出電容含有等效串聯電阻,只要其產生的零點較系統的單位增益頻率為高,便不會影響原本的頻率響應,系統仍可保持穩定。也因此較新型的低壓降線性穩壓器,通常是限制輸出電容中等效串聯電阻的上限。
結論
低壓降線性穩壓器為電源管理系統一不可或缺的元件,在較低電壓、較小功率的電壓轉換場合,低壓降線性穩壓器是相當經濟的選擇。而低壓降線性穩壓器根據應用場合的需要,也分成許多不同種類:針對低輸出雜訊、高速暫態響應、低靜態電流、大輸出電流等不同的需求,均要作電路架構上的修改,方能達到理想的特性。除了主電路架構的修改,系統中參考電壓的產生也是值得研究的課題。要在低靜態電流或低電壓的情形下,產生極為精準的參考電壓,以現有的技術而言仍是一大挑戰。
總而言之,低壓降線性穩壓器雖然是相當成熟的產品,仍有許多值得研究的地方。尤其在未來可攜式電子產品蓬勃發展的時代,其需求量將有增無減。若國內設計廠商能確實掌握低壓降線性穩壓器之技術核心,必能此領域中開創出一片春天。(作者為台灣大學電子所教授)
參考資料:
- (1) G. A. Rincon-Mora, Current Efficient, Low Voltage, Low Drop-Out Regulators, Ph.D Thesis, Georgia Institute of Technology, Nov. 1996
- (2)Tom Kugelstadt, Fundamental Theory of PMOS Low-Dropout Voltage Regulators, Application Report, Texas Instruments, Apr. 1999
- (3)B. S. Lee, Technical Review of Low Dropout Voltage Regulator Operation and Performance, Application Report, Texas Instruments, Aug. 1999
- (4) B. S. Lee, Understanding the Terms and Definitions of LDO Voltage Regulators, Application Report, Texas Instruments, Oct. 1999
- (5) C. Simpson, A User's Guide to Compensating Low-Dropout Regulators, National Semiconductor,1997
- (6) E. Rogers, Stability Analysis of Low-Dropout Linear Regulators with a PMOS pass element, Analog Applications Journal, Texas Instruments, Aug. 1999
- (7) B. S. Lee, Understanding the Stable Range of Equivalent Series Resistance of an LDO Regulator, Analog Applications Journal, Texas Instruments, Nov. 1999
- (8) Ka Chun Kwok and Philip K. T. Mok, Pole-Zero Tracking Frequency Compensation for Low Dropout Regulator, IEEE ISCAS, 2002
- (9) Ka Nang Leung, Philip K.T. Mok and Wing Hung Ki, A Novel Frequency Compensation Technique for Low-Voltage Low-Dropout Regulator, IEEE ISCAS, 1999