帳號:
密碼:
最新動態
 
產業快訊
CTIMES / 文章 /
Low-k將到達最大極限值
專家認為:未來的工作應該專注於改善半導體現有的製程和設計,並降低對新的「超low-k」材料的追尋和依賴。

【作者: 誠君】   2005年03月05日 星期六

瀏覽人次:【5555】

所謂low-k(低介電常數值)就是指介電常數(dielectric constant)比較小的材料,因為這種材料允許晶片內的金屬導線可以互相緊密地貼近,而且在晶片內,不會發生訊號洩漏和干擾的問題。電路傳輸的速率是和電阻(R)和電容(C)的乘積有關,RC乘積值愈小,則傳輸速率就愈快。因此,降低電阻和電容值就可以提高傳輸速率。電容值又與晶片內金屬線之間的絕緣介電質材料的介電常數k有關,k愈小,電容值就愈小。一般常用的金屬線之間的介電材料是二氧化矽(SiO2),它的介電常數約在3.9k至4.5k之間。但是當製程尺寸不斷地縮小,SiO2已經快到達它能支援的最大物理極限了。目前全球的科學家正努力尋找其它可替代的方案。


「半導體製造技術產業聯盟(Sematech)」最近在San Diego開會,與會的大多數技術專家認為:他們未來的工作應該專注於改善半導體現有的製程和設計,並降低對新的「超low-k」材料的追尋和依賴。因為若想要開發低於有效值2.5k的互連(interconnect)材料,則將會遇到技術和成本的瓶頸。就技術而言上,超low-k製程是有可能被實現的;但若想利用這種互連材料與所有的設計電路相連接,其所需要付出的經濟成本是非常高的。所以,由此製程所生產的晶片價格也一定是非常高的,而其最終的經濟效益自然很低了。


過去數年,半導體業界全心全力都在尋找k值非常非常低的材料,但是這種作法有它的缺點。因為在45奈米的節點(node)上,超low-k的介電材料是非常脆弱的,並且會承受很大的製程衝擊。當企圖結合它們時所引起的種種問題,正好抵銷了它們可能帶來的利益。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
相關文章
Sony強力加持!樹莓派發表專屬AI攝影機
創新更容易!2024年受矚目的Arduino創新產品簡介
新一代Microchip MCU韌體開發套件 : MCC Melody簡介
誰在守護機器安全?資安管理與存取控制必備指南
雷射干涉儀實現線型馬達平台 位移即時補償回授控制
comments powered by Disqus
相關討論
  相關新聞
» 攸泰科技結合衛星通訊 搶佔全球海事數位化轉型大餅
» IAR與鴻軒科技合作提升車用晶片安全功能
» 英飛凌SECORA Pay Bio 強化非接觸式生物識別支付可信賴度
» 中華精測關鍵測試載板 為下半年旺季新成長動能
» 貿澤電子智慧電源管理技術研討會即將登場


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8B54EMKWISTACUKO
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw