帳號:
密碼:
最新動態
 
產業快訊
CTIMES / 文章 /
Structure ASIC行不行?
搶攻ASIC與FPGA的灰色地帶

【作者: 歐敏銓】   2004年03月25日 星期四

瀏覽人次:【3339】

相信有些人已注意到去年才冒出的一個新名詞 - "Structure ASIC",它是ASIC業者所提出的新解決方案,有意搶攻今日ASIC與FPGA之間的一大片空白市場。它的概念很簡單,既然標準電路單元(Standard Cell)的ASIC途徑太過僵化,而FPGA途徑又無法滿足高效能、低耗電等需求,那何不尋求中間路線,也就是在ASIC的電路設計加入可程化的邏輯區塊/金屬層,進而兼顧兩種技術的優勢。


這個想法頗具說服力,因為如大家所熟知的,ASIC與FPGA的優缺點正好是互相對立。ASIC雖能提供最佳的元件密度、高效能、低耗電及大量生產的成本效益,但卻有極高的投產門檻及變更設計上的困難。FPGA的可現場編程優勢明顯,但卻有元件密度不高的缺陷,這主要是因它將近九成的空間用在可程式的互連線路的原因;至於效率上,FPGA一般只能達到ASIC的20%,在耗電上更可能高於ASIC十倍至十五倍。


由此看來,這兩者的中間地帶確實存在,問題是該用什麼方法來加以填補呢?依Structure ASIC的業者所聲稱的,他們的作法能做到Standard Cell ASIC元件密度的35%,效能上更能達到七成左右,而在耗電上則只會高出二倍或三倍,但遠低於FPGA的狀況。此外,可自我定義的金屬層彈性則能讓客戶在設計成本上降低到原本的四分之一,並且省下不少在光罩上的成本。當然,他們也強調在設計時程上的好處,也就是從設計交出(design handoff)到出產原型(prototype),相較於一般需要三到六個月的ASIC來說,Structure ASIC只需要約六個星期的時間,快了一半以上。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
相關文章
FPGA開啟下一個AI應用創新時代
共同建立大膽的 ASIC 設計路徑
專攻低功耗工業4.0應用 可程式化安全功能添防禦
以設計師為中心的除錯解決方案可縮短驗證時間
移動演算法 而非巨量資料
comments powered by Disqus
相關討論
  相關新聞
» 攸泰科技結合衛星通訊 搶佔全球海事數位化轉型大餅
» IAR與鴻軒科技合作提升車用晶片安全功能
» 英飛凌SECORA Pay Bio 強化非接觸式生物識別支付可信賴度
» 中華精測關鍵測試載板 為下半年旺季新成長動能
» 貿澤電子智慧電源管理技術研討會即將登場


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8B57BO9JASTACUKD
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw