帳號:
密碼:
最新動態
 
產業快訊
CTIMES / 文章 /
大批量製造的裝置疊對方法
 

【作者: Jeremy Nabeth等】   2016年07月06日 星期三

瀏覽人次:【37859】


製程餘裕較小的先進技術節點需要改進微影疊對的管制。基於光學量測目標的研發檢測(DI)時的疊對管制在半導體製造中已經頗具規模。在目標設計和量測技術方面的進展,使疊對的精確度和準確度都得到了大幅提升。表示晶片內裝置上蝕刻疊對的一種方法就是在最終檢測(FI)時,使用掃描電子顯微鏡(SEM)進行測量。這種方法的劣勢在於無法返工和疊對的層覆蓋有限,這是由於缺乏透明及經營成本(CoO)較高。


本報告研究了一種混合方法,將不頻繁測量的 DI/FI 偏差進行表徵,且把其結果用於補償頻繁測量的 DI 疊對結果。這個偏差表徵並不是頻繁進行,可基於時間,或者由轉變點觸發。在按元件和按層的基礎上,將DI 的光學目標疊對與 FI 的 SEM 的元件上的疊對進行比較,對兩者的偏差表徵結果進行驗證并跟蹤,用於補償 DI APC 控制器。本文介紹 DI/FI 偏差表徵結果和變化來源,並介紹對DI調整饋送 APC 系統的影響。本文回顧該方法在大批量製造(HVM)晶圓廠的實施詳情,並在文章最後將討論該研究的未來方向。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
相關文章
建立混合動力車輛原型系統進行處理器迴圈模擬
PCIe 5.0產品測試驗證引領消費者市場做好準備
加速Simulink模型內的訊號處理演算法模擬
善用CAD平台強大功能 3D列印建模非難事
透過建模與模擬優化電池性能設計
comments powered by Disqus
相關討論
  相關新聞
» SEMI提4大方針增台灣再生能源競爭力 加強半導體永續硬實力
» 國科會促產創共造算力 主權AI產業專區落地沙崙
» ASML助晶圓代工簡化工序 2025年每晶圓用電降30~35%
» [SEMICON] 儀科中心展現自主研製實績 助半導體設備鏈在地化
» [SEMICON] 台達攜UI結合AI數位雙生 強化半導體設備軟硬體創新


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8AIASNX24STACUKC
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw