數位系統設計師轉而使用FPGA作為主要的建構基礎，是因為看中FPGA的彈性和擴充能力，但FPGA的除錯依然是設計師在整個開發過程中所需面對最費時的工作之一。有許多強大的邏輯分析工具可以協助驗證小組迅速地完成FPGA問題的除錯，但如果無法在儀器與待測裝置之間提供一個可靠的電氣連接，擁有再強大的邏輯分析儀也是枉然。不可靠的連接可能會誤導設計師專注於純粹由FPGA設計與邏輯分析儀之間的電氣連接所引發的錯誤。

本文將說明如何成功地將邏輯分析儀連接到FPGA，並介紹三種最新的連接/除錯方式（外部無接頭式探測、內部動態探測及被忽略信號的探測）。文中將會詳細說明每一種連接方式的實體實作，以協助FPGA系統設計師順利完成邏輯分析儀的連接。

《圖一　許多功能強大的邏輯分析工具可供FPGA設計師使用，但如果沒有建立可靠的探測連接，再強大的工具也派不上用場。》

外部無接頭式探測
...
...