數位系統設計師轉而使用FPGA作為主要的建構基礎，是因為看中FPGA的彈性和擴充能力，但FPGA的除錯依然是設計師在整個開發過程中所需面對最費時的工作之一。有許多強大的邏輯分析工具可以協助驗證小組迅速地完成FPGA問題的除錯，但如果無法在儀器與待測裝置之間提供一個可靠的電氣連接，擁有再強大的邏輯分析儀也是枉然。不可靠的連接可能會誤導設計師專注於純粹由FPGA設計與邏輯分析儀之間的電氣連接所引發的錯誤。

本文將說明如何成功地將邏輯分析儀連接到FPGA，並介紹三種最新的連接/除錯方式（外部無接頭式探測、內部動態探測及被忽略信號的探測）。文中將會詳細說明每一種連接方式的實體實作，以協助FPGA系統設計師順利完成邏輯分析儀的連接。

《圖一　許多功能強大的邏輯分析工具可供FPGA設計師使用，但如果沒有建立可靠的探測連接，再強大的工具也派不上用場。》

外部無接頭式探測

FPGA除錯的第一種探測連接方式，就是使用無接頭式技術。無接頭式探測技術拿掉了目標PCB上的接頭，取而代之的是接收FPGA信號的焊墊。探針頭是由一個壓縮互連（compression interconnect）所組成。透過一個固定裝置，即可讓探針頭的互連壓縮，並對齊PCB上的焊墊，以構成完整的電氣連接。

這項新技術具備了許多優點。首先是從PCB移除接頭所產生的電氣優點。將這個實體結構從探測連接中移除，所得到的電容負載將低於傳統接頭式測試探棒（Mictor）的電容負載，亦即從Mictor測試探棒的3 pF降到無接頭式測試探棒的0.7 pF。第二個優點是不必在目標PCB上載入精密接頭所減輕的負擔。採用無接頭式探測，既可省下接頭的成本，又能免去採購零件的麻煩。最後，無接頭式測試探棒的焊點佈局可讓信號在焊點間傳輸，好處是可以在高速信號原來的傳輸環境中進行探測，以達到更準確和穩定的量測結果。這項技術改進了接頭式測試探棒傳統上必須阻斷flow-through路由及放置在要使用的傳輸頻道和分支軌跡旁邊的缺點。

《圖二　無接頭式探測技術可讓FPGA設計師在信號原來的環境中進行探測，這是基於腳位的flow through路由的原理。此外，它也排除了在目標PCB中載入精密接頭的不便。》

內部動態探測

FPGA設計師可使用的另一項強大分析工具，就是動態測試探棒。這項新技術可讓設計師將探測核心整合到FPGA設計中，以便將設計的內部節點動態傳輸到除錯埠，再利用傳統的邏輯分析儀來觀察。在每個除錯頻道最多可選擇64個內部節點來進行觀察。內部節點的動態選擇可利用標準的JTAG程式設定接線來控制，而不必重新編譯FPGA設計。執行JTAG介面的軟體位在邏輯分析儀的主機內，它可同時探測FPGA的除錯埠。只要透過一個邏輯分析應用程式，就能選擇、擷取及顯示FPGA的內部節點。

這類除錯的實體連接，必須在目標中加入兩個埠。第一個是標準的JTAG連接，這個管座（header）通常包含在設計中作為原型製作使用，所以並不會太麻煩。第二個要增加的埠是除錯埠，它可以用來將內部節點傳送到邏輯分析儀，並可透過任何一種邏輯分析儀測試探棒來觀察，不過，前面提到的無接頭式探測技術很適合這類非侵入性的除錯。除錯埠並沒有太多需要考量的電氣問題，它為設計師提供了一個簡單好用的工具。動態測試探棒的信號並不需要使用外部元件來作為終端。此外，邏輯分析儀具備了測定頻道間時序不對稱的能力，所以不需要軌跡匹配。唯一要注意的就是讓除錯埠儘可能靠近FPGA，並且在以高資料速率（＞50Mbps）執行除錯埠時，應利用控制的阻抗傳輸線來傳送信號。這兩個因素通常會存在於使用複雜的FPGA設計中。

除錯埠上的頻道數由FPGA設計師自行決定。如同前面所提到的，在每個除錯頻道上最多可選擇64個內部節點來加以觀察。FPGA動態測試探棒有一項強大的功能，它以兩倍多工技術來處理埠上的內部節點，讓可同時觀察的內部節點數量，變成除錯埠上實體頻道數的兩倍。由於多工器是由JTAG介面軟體來設定和控制，而此軟體與邏輯分析儀擷取裝置位在相同的邏輯分析儀機器中，所以在分析儀的應用軟體和顯示器中，這項多工能力都可完美地運作。因為不必重新編譯設計，所以現在只要幾秒鐘的時間就能迅速變更探測點，而不必花上幾個小時。

《圖三　內部邏輯分析儀可將FPGA內部的節點動態傳輸到除錯埠，而不必重新編譯設計。無接頭式測試探棒非常適合用於這類非侵入性的探測。》

連接被忽略的信號

設計師使用邏輯分析時最常碰到的一個問題，就是忘了將所有想要的信號傳送到觀察點。即使設計師在事前已做過規劃，並記下PCB上的正確功能（即無接頭式腳位），不可避免的總是有一些信號可以讓除錯工作變得更容易。為協助設計師解決這類問題，邏輯分析儀廠商設計了一種名為浮動導線（flying lead）的探測互連，它是接線末端一個單獨的探測頻道。這類探測與示波器探測很類似。

最新的FPGA的密度，導致它們幾乎只能使用球點矩陣腳封裝，這類封裝對信號密度來說是有利的，但要存取未傳送到測試點的信號並不容易。唯一的觀察點就是FPGA封裝底下的PCB分線鍍通孔焊點佈局。浮動導線探測技術的改良，讓FPGA設計師可以透過焊接到分線鍍通孔的方式來連接球點矩陣腳封裝中的信號。

在進行這項連接的過程中，必須先從想要的分線鍍通孔上移除綠漆（soldermask），只要使用Exacto刀或類似的工具，就能輕易地完成這項工作。當裸銅外露時，就可在測試探棒和分線鍍通孔間進行焊接連接。新型的浮動導線測試探棒會提供專為焊接一些小功能（如鍍通孔）而設計的配件。名為阻尼線的配件，可以焊接到鍍通孔，然後連接到浮動導線測試探棒，以構成完整的電氣連接。

《圖四　採BGA封裝、且未傳送到邏輯分析儀測試點的FPGA信號，仍可利用阻尼線配件和浮動導線測試探棒來觀察。這個配件是專為焊接到精密球點矩陣腳封裝的分線鍍通孔而設計的。》

探測未傳送到測試點就被忽略的信號能力，可讓FPGA設計師不再辛苦地找尋問題。此項技術可縮短驗證的時間，並使設計師除錯原始設計而非修改過的原型版本。

這類探測技術的另一個重要用途，就是結合前述的內部邏輯分析儀使用。只要能取得JTAG信號，就可利用這類探測技術來使用ILA的所有功能。

結語

FPGA已經成為最常被使用來建構數位系統的基礎。如同所有的設計週期一樣，FPGA的驗證是一件重要且費時的工作。工程師需要強大的工具來迅速而準確地為FPGA設計除錯，而不必擔心所專注的問題是因為儀器與目標之間不可靠的連接所引起。為協助FPGA設計師，邏輯分析儀廠商推出了一套互連/除錯解決方案，讓分析儀與目標之間達到可靠的實體連接。無接頭式探測技術，可以在最小的負載和傳送干擾下，從FPGA的外部觀察信號。安捷倫科技的FPGA動態測試探棒，可將FPGA的內部節點動態傳輸到邏輯分析儀，而不必重新編譯設計。最後，被忽略的信號還可利用新的浮動導線互連技術來存取，作法是直接焊接到球點矩陣腳FPGA封裝的分線鍍通孔。有了這些可為FPGA設計連接及除錯的新方法，工程師再也不必擔心如何進行成功的探測連接，或測試探棒會造成量測結果失真的問題。（作者為安捷倫科技硬體設計工程師）