帳號:
密碼:
最新動態
 
產業快訊
CTIMES / 文章 /
降低嵌入式裝置的動態功率
嵌入式系統設計專欄(5)

【作者: Geoff Harvey】   2004年12月04日 星期六

瀏覽人次:【5122】

目前針對降低嵌入式設計產品靜態耗電量所採用的技術,大多著重於漏電量的降低,但在面對未來新世代產品的效能需求時,此類技術卻無法省下足夠的電力。設計人員必須降低足夠的動態耗電量,來滿足市場各層面的需求。本文將介紹現有的技術如何協助嵌入式方案設計業者降低動態耗電量,包括絕熱運算技術(adiabatic computing technology)。絕熱I/O驅動器能夠節省50%至75%使用在驅動I/O針腳時所需的電力,大幅降低整體耗電量。此類技術亦能節省多晶片模組間晶粒互連所需的電力,最終降低SoC內各個週邊元件之間互連線路的耗電量。


可攜式應用的專業設計人員必須建置各種可行的省電技術,才能滿足市場對於提升產品功能及延長充電間隔的需求。雖然設計人員大多將重心偏重於運用精密的功率管理技術來降低漏電率,但亦須運用各種有效的方法來降低動態功率。在目前市面上出現的許多新技術中,絕熱運算能重複使用切換I/O線路時所消耗的電力,節省可觀的動態功耗。這是由於絕熱是一種可逆的熱力學流程,過程中不會增加或消耗熱能,也不會改變其中的熵(entropy)。


機板中含有上百甚至上千個I/O針腳,在處理器、記憶體及其他晶片中的絕熱I/O pad能夠節省傳統終端產品5%至20%的整體耗電量。隨著CMOS元件尺寸持續縮小,絕熱元件將逐漸轉移至MCM技術,最終將邁入SoC技術領域。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
相關文章
VOD的現況與應用趨勢
comments powered by Disqus
相關討論
  相關新聞
» 巴斯夫與Fraunhofer研究所共慶 合作研發半導體產業創新方案10年
» 工研院IEK眺望2025:半導體受AI終端驅動產值達6兆元
» ASM攜手清大設計半導體製程模擬實驗 亮相國科會「科普環島列車」
» 嚴苛環境首選 – 強固型MPT-7100V車載電腦
» SEMI提4大方針增台灣再生能源競爭力 加強半導體永續硬實力


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8B57BP5X4STACUK8
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw