在現今的電子產品當中，至少都安裝了一顆以上的數位IC，像是在手機、超音波儀器、伺服器以及工業控制系統等產品中，都具有可進行資料處理的數位IC。著名的摩爾定律昭示了μP、DSP、FPGA和ASIC等數位IC的發展趨勢：IC上的電晶體數量每兩年增加一倍。在過去的幾十年內，電晶體的製程範圍從1000nm（20世紀80年代末）縮小到600nm、130nm、90nm直到65nm，目前正在向45nm邁進，促使半導體製造商在同樣的面積內能整合入更多的電晶體。雖然放入更多的電晶體意味著在相同的空間中將可得到更多的功能或更好的效能，但凡事均為一體兩面，有好處也有壞處，在設計時必須有所取捨。

數位IC的供電問題

隨著晶片尺寸縮小，在一片晶片上整合更多的電晶體及更高的處理速度，都將帶來更大的功耗。為了克服功耗增加所帶來的問題，數位IC的核心電壓不斷降低。處理器的功耗可由(公式一)得到結果：

PCONSUMED = cV2f + VILEAK

其中c是電容，V是核心電源電壓，f是頻率，ILEAK是漏電流。第一項cV2f 代表動態功耗，第二項VILEAK代表靜態功耗。由公式一可以看出，隨著處理器頻率的提高，降低核心電壓能補償或降低處理器功耗。

目前，降低功耗需要在系統中提供另一個電源電壓。幾年前，所採用的是標準的5V和3.3V電源電壓，由於核心電壓的降低，需要越來越多的電壓，現在常見的電壓種類有2.5V、1.8V、1.5V、1.2V和1V，而增加這麼多的電壓使得電源的啟動和關閉變得越來越重要。一些數位IC在資料表中要求或建議電源必須在規定的時間內達到某一特定值，並且必須是單調上升和／或追蹤I/O。如果不能滿足這些要求，不當的電源啟動和關閉將會導致出現閉鎖（latchup）和可靠性問題。

數位IC的另一個特點是其不斷變化的負載電流要求。相較於處理低階任務或處於待機/休眠模式，數位IC在處理大量資料時需要消耗更多的能量。為這些處理器設計電源時，負載瞬時回應是一個重要的規格。「負載瞬時回應」（Load transient response）是指電源的輸出電壓如何對負載電流的突然變化做出回應。資料表中通常會將輸出電壓瞬時行為顯示為典型波形，過電壓和欠電壓的幅度則是越小越好。

《圖一　帶有偏壓的LP38853-ADJ低輸入LDO的內部電路圖》

高效開關穩壓器或低噪線性穩壓器（Low Noise Linear Regulator）？

前文中確認了數位IC和處理器對於電源的一些共同要求（更低的輸出電壓、正確的啟動、良好的動態響應），接下來則需要選擇該採用開關穩壓器或線性穩壓器。如果效率是最優先的考量時，應採用開關穩壓器，最高可以具備超過90％的效率，需視選擇的元件和工作條件而定。

當低噪或上市時間是最優先的考量時，應採用線性穩壓器。由於不是以開關結構為基礎，因此線性穩壓器是「更乾淨」的電源。此外，線性穩壓器比開關穩壓器更容易使用，因為不需要電感，所以需要較少的外部元件，而且不需要複雜的計算來確定適當的濾波器元件值。低壓降線性穩壓器（LDO）則是一種比標準線性穩壓器擁有更低壓降的線性穩壓器。

為什麼要在數位IC中使用低輸入LDO？

低輸入LDO是為數位IC供電的優良解決方案，它們能提供相當低的輸出電壓、適當的啟動以及良好的負載瞬時回應。低輸入LDO能提供低輸出電壓，並提高系統的效率。線性穩壓器的效率可以採用下面的公式計算：

ηLINEAR_REG = VOUT/VIN

公式二中，VOUT是線性穩壓器的輸出電壓，VIN是線性穩壓器的輸入電壓。較低的數位IC核心電壓決定了輸出電壓（VOUT）。例如，將3.3V輸入轉換為1V輸出的標準線性穩壓器的效率是30％（1V/3.3V）。

由上述的公式可知，降低輸入電壓能提高效率。能提供一個偏壓電源的低輸入LDO，可以透過採用一個較低的VIN進行能量轉換，並採用另一個獨立的電源為內部電路供電的方法來提高效率。(圖一)顯示了一款低輸入、低輸出、低壓降的線性穩壓器LP38853的內部電路圖。IN針腳電壓套用到內部N通道傳輸FET以進行轉換，而BIAS針腳為內部電路供電。例如，1.5V輸入、3.3V偏壓和1V輸出的效率為67％（1V/1.5V），這與採用3.3V輸入時所達到的30％的效率相較之下有了大幅提高。

當選擇LDO對數位IC進行供電時，軟啟動和啟用針腳等特性確保正確開啟電源。藉由內部參考控制（參見圖一）VOUT上升時間，軟啟動功能可以減少進入輸出電容中的開啟電流突波。應用程式處理器判斷啟動時間時，電容設定軟啟動時間。

在有數位IC的系統中，多重電壓是一種常見的配置。ENABLE針腳提供了啟用或關閉每個穩壓器的方法，這樣就不會出現鎖住或過量電流的情況。(圖二)顯示採用低輸入LDO對數位IC供電的典型電路，該電路採用電源排序器LM3880確保正確的啟動。LM3880能控制多個穩壓器的EN針腳，依適當的順序提供核心和I/O電壓。

《圖二　採用LM3880三向排序器的典型電源啟動電路》

低輸入LDO還能提供良好的負載瞬時回應。當評估相似的零件時，應檢查測試條件以逐一比較。增大輸出電容對負載瞬時回應造成很大的影響。大輸出電容會減小由負載瞬時引起的電壓過電壓/欠電壓的幅度。(圖三)顯示了低輸入LDO LP38853在採用兩個不同的輸出電容時的負載瞬時回應情況，其中過電壓/欠電壓越小越好。

《圖三　採用10μF和100μF陶瓷電容時的LP38853低輸入LDO在負載瞬時回應》

採用低輸入LDO為數位IC供電

現今數位IC的晶片尺寸不斷縮小的趨勢，使得設計工程師面臨功耗的挑戰。選擇穩壓器時，應考慮功耗的增加、核心電源電壓的降低、以及多電源等因素。當以容易使用性和產品上市時間為最優先考量時，採用低輸入線性穩壓器是電源的理想選擇，因為最新的LDO以低輸入到低輸出的轉換提高效率，擁有確保在多電壓系統中正確啟動與絕佳負載瞬時效能的特性。

---作者任職於NS美國國家半導體---