帳號:
密碼:
最新動態
 
產業快訊
CTIMES / 文章 /
有效為嵌入式設計混合訊號進行除錯
利用16通道混合訊號示波器

【作者: Tektronix】   2007年09月04日 星期二

瀏覽人次:【3819】

今日的嵌入式設計工程師面臨了系統複雜度不斷增加的挑戰。典型的嵌入式設計可能結合了多種類比訊號、高速和低速串列數位通訊,以及微處理器匯流排,這還只是其中一小部分。如I2C和SPI等串列通訊協定,經常用於晶片與晶片間的通訊,但是卻無法在所有的應用程式中取代並列匯流排。


微處理器、FPGA、類比轉數位轉換器(ADC)和數位轉類比轉換器(DAC)都是今日嵌入式設計中代表IC特殊量測挑戰的例子。工程師可能必須在同一塊系統主機板上,解碼兩個IC之間的SPI匯流排,並且同時觀察ADC的輸入和輸出。此類混合訊號系統的範例,如(圖一)所示。



《圖一 簡化的擷取/儀器系統》
《圖一 簡化的擷取/儀器系統》

對於擁有4通道示波器的工程師而言,為圖一所示的硬體進行除錯,是件困難且令人氣餒的工作。許多對於目前擁有的示波器感到滿意,並希望能藉此節省時間的工程師,可能會選擇使用3、4台示波器同時量測多種訊號,邏輯分析儀雖然可提供量測許多數位訊號的能力,但是複雜的除錯工作可能不值得使用邏輯分析儀需要的設定及學習曲線。擁有16通道邏輯分析儀的基本功能,以及4通道的混合訊號示波器,將協助工程師面臨這項挑戰。本文會實際展示嵌入式設計混合訊號和多個串列通訊協定的除錯。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
相關文章
今天的工程師對示波器有什麼需求?
PCIe技術躍升主流 高速數位測試需求持續升溫
混合訊號挑戰艱鉅 MSO讓測試得心應手
數位分析不可或缺 邏輯分析儀為除錯而生
邏輯分析儀與時俱進 快速找出數位問題
comments powered by Disqus
相關討論
  相關新聞
» 資策會與DEKRA打造數位鑰匙信任生態系 開創智慧移動軟體安全商機
» 是德科技推動Pegatron 5G最佳化Open RAN功耗效率
» 是德科技PathWave先進電源應用套件 加速電池測試和設計流程
» DEKRA德凱斥資10億新建總部與實驗室 提供一站式測試檢驗服務
» 是德科技再生電源系統解決方案新成員 支援電動車和再生能源系統


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8B57BO9JASTACUKD
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw