帳號:
密碼:
最新動態
 
產業快訊
CTIMES / 文章 /
如何量測並消弭記憶體元件中的軟錯?
 

【作者: Cypress】   2004年09月03日 星期五

瀏覽人次:【7882】

軟錯(Soft Errors)是半導體元件中的「雜訊脈衝」或資料流失,並不會刻意重複發生。這些隨機發生的雜訊脈衝通常不會衍生嚴重的後果,同時不會損壞元件。造成雜訊脈衝的外在因素超乎研發業者的可控制範圍,其中包括α粒子、繪圖處理器宇宙射線以及熱中子。事實上,許多系統均能容許某種程序的軟錯。例如,若工程師正針對音效、影片或靜態影像系統,設計一組預先壓縮的擷取緩衝區或解壓縮後的播放緩衝區,則相關的錯誤位元(bad bit)可能不易被使用者察覺,並且也不是那麼重要。然而,當記憶體元件被使用於支援各種關鍵任務的應用,負責控制系統運作時,軟錯可能就會產生嚴重的影響,不單只是造成資料的毀損,更可能導致功能與系統的故障。而本文將探討這些軟錯的成因、不同的量測技術以及克服這些軟錯的方法。


軟錯是新問題嗎?

軟錯率(SER)的問題在1970年開始被業界廣泛重視,當時DRAM開始出現許多隨機性錯誤的跡象,被認為是一種記憶體資料問題。隨著製程技術的規格持續縮小,造成故障所需的電荷持續減低,且速度遠超過記憶體單元中的電荷儲存區(collection area)。這意謂著在90奈米這類小尺寸的元件中,軟錯問題愈來愈受到注意與重視,同時須加入更多的步驟才能確保軟錯率降低至可接受的範圍內。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
  相關新聞
» 巴斯夫與Fraunhofer研究所共慶 合作研發半導體產業創新方案10年
» 工研院IEK眺望2025:半導體受AI終端驅動產值達6兆元
» ASM攜手清大設計半導體製程模擬實驗 亮相國科會「科普環島列車」
» SEMI提4大方針增台灣再生能源競爭力 加強半導體永續硬實力
» 國科會促產創共造算力 主權AI產業專區落地沙崙


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8B2D93I20STACUKG
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw