前言

隨著摩爾定律不斷地向前推進，半導體製程尺寸不斷地微縮，伴隨而來的就是晶片內含的邏輯閘數目急速上升，同時對外的信號接腳數目也往上提高，信號傳輸時脈也相對應上升。另外消費電子流行方興未艾，半導體晶片製程也越來越微細化，因此晶片封裝技術亦不斷地在進展當中。

最早期半導體晶片使用DIP(Dual in-line)封裝技術，採用引腳插入技術（PTH；Pin Through Hole）。隨著IO接腳數目需求提高，雙邊都有接腳的DIP封裝技術不敷需求，採用SMT技術的QFP(Quad Flat Package)封裝技術開始風行，其接腳數目可以在晶片四周布置，大幅提高接腳數目，而需要更多接腳數目的CPU應用，則是以接腳以陣列的方式置放於晶片之下，接腳的配置由線擴大為面的安排，大幅增加了IO接腳數目。並且隨著CPU操作時脈的提昇，具備較佳操作時脈的BGA封裝技術開始被使用。加上手機通訊消費電子產品的推波助瀾，輕薄短小與省電的設計日新月異，連帶使封裝後面積更小的CSP（Chip Scale Package）更加盛行，進而帶動了IC載板廠商業績大幅成長。展望未來，同時兼具輕薄短小、省電、高操作時脈的晶圓級封裝技術，即將是下一階段的封裝主流。
...
...