RAMBUS實現記憶體訊號處理再突破

Rambus近日宣佈，已實現SoC至記憶體介面的突破性20 Gbps先進差動訊號處理，並開發出創新技術，將單端記憶體訊號處理推展到12.8Gbps，實屬空前。Rambus同時開發出能夠將記憶體架構從單端無縫轉換為差動訊號處理的創新技術，資料速率可獲提升，以滿足下世代繪圖及遊戲系統的效能需求。

Rambus兆位元組頻寬先導計畫（Terabyte Bandwidth Initiative）的最新進展預計將有助於包括GDDR5及DDR3等單端記憶體架構達到絕佳的功耗效率及相容性。除了FlexMode介面技術之外，支援差動及單端訊號處理的多模SoC記憶體介面PHY也可在單一SoC封裝設計中實作，完全沒有接腳相容的問題。Rambus已在40nm製程矽產品測試工具中以20Gbps運作達到6 mW/Gbps的功耗效率。這些創新進展可因應功耗效率及相容性的需求，解決提升訊號處理速率的重大系統難題。