Mentor Graphics日前宣布，日立已决定采用Calibre PSMgate软件与分辨率强化技术，将它们做为0.13微米制程的标准工具，以便制造更精密准确的电路结构，进而将晶体管缩小到0.1微米以下。这套工具可以支持逻辑闸层级的全芯片、全阶层架构、自动化交替式相位设计，使厂商利用现有248nm制造设备做出体积非常小的高速晶体管。

日立半导体与集成电路设计技术发展部门经理表示，“我们认为Calibre PSMgate是最可靠的相位移光罩设计解决方案，不但可以设定相位移值，还能与其它多种工具搭配应用，例如光学制程修正软件或是以模型为基础的解决方案；为让日立相位设定技术的实作更有弹性，我们特别将Calibre PSMgate、其它Calibre工具以及日立的标准设计流程SOCplanner紧密整合在一起。”

Mentor表示，包括设计规则检查工具Calibre DRC、布局与线路图比对工具Calibre LVS、以规则为基础的光学制程修正工具Calibre OPC和以模型为基础的光学制程规则检查工具Calibre ORC在内，日立已将整个Calibre工具套件投入实际作业，并成功建置一套支持强相位移技术的生产流程。

相较于使用二元光罩的普通制程，强相位移光罩技术可以做出体积更小的晶体管，因为它能在闸极附近产生反相区域，使步进机的成像过程更准确。虽然相位移光罩的成本高于普通光罩，它们却能做出体积更小且速度更快的闸极，使处理器或其它组件拥有更高工作频率；若量产型商品是高阶组件的应用目标，那么额外增加的光罩成本就可由速度提升来弥补。

结合Calibre弹性的集成电路几何处理语言，Calibre PSMgate可以支持多种强相位移光罩技术；此外，以模型为基础的全芯片光学制程修正解决方案Calibre OPCpro也可以执行具有「相位分辨功能」（phase-aware）的光学制程修正程序，这套软件可以修正这些相位区域及相关电路结构，以便精确控制晶体管的微距大小。

Mentor Calibre业务部门总经理Joseph Sawicki表示，“我们非常高兴日立选择Mentor的分辨率强化技术产品；日立是最早采用Calibre工具套件的厂商之一，包括以模型为基础的仿真解决方案与Calibre ORC光学规则检查工具，还有以规则为基础的光学制程修正和实体验证产品。这证明厂商为了发展先进半导体制程技术，对于Mentor分辨率强化技术与Calibre工具的需求正在增加。”

SOCplanner是日立完整的大规模集成电路系统设计平台，能为客户带来一套弹性解决方案，并提供下列重要特色：１．系统发展环境，提供一个硬件与软件的并行发展与验证环境，使协同设计与协同验证得以实现；２．超大规模集成电路设计环境和一次完成的精确设计流程，可将设计周期时间减半；３．硅芯片技术，提供高速工作、高度功能整合与低功率消耗的杰出特性；４．日立的核心竞争组件，包括SuperH/H8核心、硅智财权、操作系统和其它常用的中间软件。