安捷伦科技宣称该公司针对通讯应用所使用的特殊应用集成电路（ASIC）整合串行器/解串行器（SerDes）信道的工作，已经迈向另一个新的里程碑。安捷伦的努力成果，达到了目前SerDes整合标准的9倍，可望协助制造商省下大量的电路板空间与成本。

安捷伦表示，这些成果其实是在一个CMOS（互补金属氧化半导体）单芯片上整合36个操作速度高达3.125 Gb/s的多重速率SerDes信道而达成的。这些结果为CMOS制程提供了新的输入/输出（I/O）效能与整合水平。到目前为止，前一代的工业标准最多也只能在每个芯片中整合4个3.125 Gb/s的SerDes信道而已。

安捷伦科技半导体产品事业群台湾区总经理陈昌熙表示：「我们将会持续提高ASIC SerDes的整合水平，并藉由这样的技术提升，协助我们的客户大幅节省电力、电路板空间和成本，同时降低设计的复杂度。」

多重速率的ASIC可以向下兼容，因为每个SerDes信道都能以1.5 Gb/s的低链接速率操作。这个结合3200万颗晶体管的组件，也能透过标准的铜接线传递信号约20公尺远。

安捷伦凭借它设计与制造ASIC长达30多年的经验，提供了先进的阶层式设计方法与设计测试能力。该公司还拥有第一次就能成功地设计与制造出这些芯片的一流实力。以上优势加上齐备的IP产品组合，是该公司能够针对通讯、图像处理及运算等各种应用迅速整合高质量、高效能ASIC的关键。