益华电脑(Cadence Design Systems, Inc.) 宣布，其因矽智财与电子设计自动化解决方案，荣获台积电颁发四项开放创新平台 (OIP) 年度合作夥伴大奖。Cadence因与台积电共同开发3奈米设计架构、三维积体电路(3DIC)设计生产解决方案、以及云端时序签核设计解决方案与数位讯号处理器(DSP)矽智财而获认可表彰。

Cadence荣获的奖项与台积电共同开发合作成果包括：

· 3奈米设计架构：Cadence与台积电深入合作於先进制程技术设计架构开发，协助客户於3奈米生产设计专案上，使用包括CadenceR VirtuosoR客制IC设计平台，以及由Innovus? 设计实现系统与Genus? 合成解决方案等所组成的全数位设计实现与签核工具。

· 3DIC设计生产解决方案：为大幅提升产能，Cadence与台积电针对最新的台积电3DFabric? 封装技术设计解决方案进行合作，为InFO 和 CoWoSR 实现经认证且强化的叁考流程，涵盖整套的Cadence多晶片与小晶片先进封装规画、布局、验证和电子分析，包含针对CoWoS设计的3D电磁模拟Clarity 3D求解器。

· 云端时序签核设计解决方案：Cadence进一步扩大其与台积电在云端的合作，藉由Cadence CloudBurst? 平台使用Cadence Tempus? 时序签核方案加快时序签核的方法，在150台机器上展现出可扩展性，追求最快速的整备时间，并降低超过2倍时序签核机器成本。另外，Cadence成功实现以云端为基础的安全环境，提供大学院校创建先进制程设计之用，并与台积电云端联盟合作夥伴组队提供设计环境，举办首届台积电「前瞻布局大赛」。每一个领域皆发挥出CloudBurst平台的最大效益，满足台积电虚拟设计环境 (VDE) 的要求。

· DSP矽智财：Cadence与台积电的Soft IP9000团队合作，在台积电整合流程中认证Cadence TensilicaR DSP IP。

台积电设计建构管理处资深处长Suk Lee表示：「我们持续与Cadence合作，让我们的共同客户实现最隹的设计成果，我们期??客户能运用我们最新的先进技术，发挥设计解决方案的最大效益，在其应用市场中实现矽创新并快速推向市场。」

Cadence资深??总裁暨数位与签核事业群总经理滕晋厌(Chin-Chi Teng)表示:「透过我们与台积电的不断合作，我们让双方共同的客户能信心十足地运用我们的最新技术来满足设计目标。来自台积电四项奖项肯定的荣耀，进一步证明Cadence实践其对智慧系统设计策略的承诺，让客户得以从超大规模运算到消费者应用等，实现跨市场领域的SoC设计卓越。」