账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 新闻 /
JEDEC协会推出新低电力内存标准「LPDDR2」
 

【CTIMES / SMARTAUTO ABC_1 报导】    2009年04月09日 星期四

浏览人次:【5144】

美国JEDEC固态技术协会(JEDEC Solid State Technology Association)日前宣布,将推出「JESD209-2 Low Power Double Data Rate 2;LPDDR2」低电力内存的新标准。此标准计划用于智能手机、手机、PDA、GPS及掌上型电玩等行动产品上。

JEDEC表示,LPDDR2具有三种主要特征。一、较前一代LPDDR具备更大的节能技术支持;二、支持Flash RAM和SDRAM共享接口;三、扩大支持的内存容量和特性范围。

其主要标准内容分别如下:

项目

内容

节电性

在接口(I/O)与内部的电压和内部电压两方面,原来的LPDDR为+1.8V,而此次的LPDDR2还支持+1.2V。并支持更新部分内存数组的「Partial Array Self Refresh」和「Per-Bank Refresh」。

共享接口

闪存和SDRAM可共享接口。此设计可降低控制器的针脚数,提高内存子系统周围的安装密度。

特性与容量

支持的工作频率为100MHz~533MHz。数据位宽为×8、×16和×32。有2bit和4bit两种。闪存容量为64Mbit~32Gbit,DRAM为64Mbit~8Gbit。

關鍵字: LPDDR2  LPDDR  闪存  SDRAM 
相关新闻
台湾美光台中四厂正式落成启用 将量产HBM3E及其他产品
Microchip 28奈米SuperFlash嵌入式快闪记忆体解决方案开始量产
旺宏OctaFlash快闪记忆体 获车辆安全标准ISO 26262 ASIL D认证
美光发布记忆体扩充模组 加速CXL 2.0应用
NetApp Partner Sphere合作夥伴计画 解决现今快闪记忆体和云端客户复杂需求
comments powered by Disqus
相关讨论
  相关文章
» 以爆管和接触器驱动器提高HEV/EV电池断开系统安全性
» 生成式AI引爆算力需求 小晶片设计将是最隹解方
» PCIe传输复杂性日增 高速讯号测试不可或缺
» 挥别续航里程焦虑 打造电动车最隹化充电策略
» 高频宽电源模组消除高压线路纹波抑制干扰


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK84U5MLFBGSTACUKZ
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw