就在绘图芯片及手机芯片大厂相继导入65奈米量产之际，台积电宣布，九月起即可完成45奈米制程验证，并开始为客户生产。由于此一制程具备相当高的组件密度以及高密度的6晶体管存取内存（6T SRAM），因此在70平方厘米的芯片上，可以容纳超过5亿个晶体管。

此一制程结合最先进的193奈米浸润式曝光显影制程、大幅增进芯片效能的应变硅晶（Silicon strains）及超低介电系数（Extreme low-k dielectric；ELK）组件连接材料等竞争优势；在进入量产的同时，台积电也推出全套完备的45奈米制程设计支持服务。

台积电指出，与65奈米制程相较，使用45奈米低耗电量（Low power；LP）制程生产的芯片组件密度倍增，并具备耗电量以及单颗芯片生产成本大幅降低的优势。此一制程在降低耗电量的同时，预计能够提升产品功能达40％或减少组件尺寸达40％。这些优势对SoC相当重要，可以进一步缩小移动电话、携带型多媒体播放器、个人数字助理以及其他手持式产品的尺寸。

台积电45奈米泛用型（General purpose）及高效能（High performance；GS）制程生产的芯片密度可达两倍以上，在相同水平的漏电流（Power leakage）情况下，速度可增加30％以上，此外，45奈米逻辑制程也提供低耗电量三闸级氧化层（Triple gate oxide；LPG）的制程选择。此三种制程皆提供多种不同运作电压以及1.8伏特、2.5伏特或3.3伏特的输入/输出电压以满足不同的需求。

而据了解，手机芯片大厂高通（Qualcomm）为台积电45奈米首批量产客户之一，过去拉着晶圆代工制程往前走的绘图芯片双雄NVIDIA及AMD-ATI，明年底始导入45奈米技术。