帳號:
密碼:
最新動態
 
產業快訊
CTIMES/SmartAuto / 新聞 /
矽統XABRE系列以新思科技的PHYSICAL COMPILER作為標準設計工具
 

【CTIMES/SmartAuto 報導】   2003年01月17日 星期五

瀏覽人次:【1468】

新思科技(Synopsys)表示,矽統科技股份有限公司(SiS),主要核心邏輯晶片組與繪圖晶片供應商,已經運用新思科技的Physical Compiler加速設計的時序收歛(timing convergence),完成其高效能繪圖晶片Xabre 600的設計。Physical Compiler使矽統科技完成比原有設計流程所能提供的時脈效能更快上百分之二十五的晶片,並且大幅地提升整體設計團隊的生產力。Xabre 600採用矽統科技先進的0.13微米製程技術,整合了三千萬個電晶體,以及擁有超過三百MHz的極速引擎與記憶體時脈。

「為了積極達成對產品上市時效的承諾,我們需要經驗證過並且值得信賴的解決方案以達到這個目標,"多媒體產品事業部副總林鴻明先生表示。"新思科技的Physical Compiler允許我們比預定的時程提早數個星期完成晶片設計的工作,同時也大大地提升設計裝置的整體效能表現。如果沒有Physical Compiler,我們沒辦法達成這樣的結果。」

利用矽統科技原有的設計流程,Xabre晶片在邏輯合成到佈局繞線流程之間平均需要反覆來回三到五次,才能將許許多多細微的部分處理好,完成晶片的設計。藉由將Physical Compiler整合到矽統科技的設計流程之中,Xabre能夠排除許多耗時費力的重複動作,將設計所需的turnaround時程由數個星期減少到只需幾天即可;最後,將晶片面積利用率推升到百分之九十,Physical Compiler內的密度檢視佈局技術能夠輕易地在設計流程之中產生可繞線的佈局設計。

關鍵字: 新思科技  矽統科技(SiS:Chip陳燦輝  一般邏輯元件 
相關新聞
新思科技利用台積公司先進製程 加速新世代晶片創新
是德、新思和Ansys共同開發支援台積電N6RF+製程射頻設計遷移流程
新思科技與台積電合作 在N3製程上運用從探索到簽核的一元化平台
新思科技針對台積電N5A製程技術 推出車用級IP產品組合
新思科技在越南成立IC設計人才中心 培育在地半導體發展
comments powered by Disqus
相關討論
  相關文章
» 使用PyANSYS探索及優化設計
» 隔離式封裝的優勢
» MCU新勢力崛起 驅動AIoT未來關鍵
» 用於自由曲面設計的五大CODE V工具
» 功率半導體元件的主流爭霸戰


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8B32HBCKSSTACUKF
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw