帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
台積電啟動AAA計劃 領導IP驗證潮流
 

【CTIMES/SmartAuto 林彥慧 報導】   2007年06月01日 星期五

瀏覽人次:【1733】

台積電正式宣佈啟動AAA計劃(Active Accuracy Assurance Program),協助客戶縮短晶片設計前置時間。台積電於1995年引進 AAA 計劃,並不斷提出降低風險計劃及執行相對改善方案。

台積電表示,AAA計劃的目的是對獨立矽智財供應商(third party IP vendor)提供的IP先進行驗證,減少客戶在採用IP時對品質及製造上的疑慮,以縮短晶片設計前置時間,讓晶片推出的時間能跟上應用產品的生命週期。

在產業朝90與65奈米的趨勢下,從過去CPU、記憶體的整合,到現在混合訊號、射頻都持續設計到一顆單晶片中,使得晶片的複雜度與重要性與日俱增。為了因應隨之而來的設計挑戰,台積電才會啟動AAA計劃,去對台積電本身開發的IP,及其它獨立供應商的IP等進行驗證,讓客戶有更多重的選擇,以最快最便宜的方式設計及製造晶片。

晶片設計時間拉長,設計成本及光罩成本也大幅上升,台積電為了協助客戶縮短晶片設計時間及成本,所以對獨立EDA工具、IP等供應商的產品進行驗證,例如,目前的現況來說,一顆複雜的SoC沒有人能夠自行設計出一顆晶片上所有的功能方塊。對提供類比/混合訊號IP的供應商來說,為保護其智財權,均是先提供高階語言的元件設計,讓客戶先行驗證,之後才為其進行電路設計。

AAA計劃仍引起獨立IP供應商的質疑,台積電指出,台積電的本業仍然在晶圓代工上,台積電過去十數年來已累積了不少IP,但主要是提供基礎型(Foundation)IP,所以不會跟提供軟IP或硬IP核心的客戶搶生意。

關鍵字: 台積電(TSMC
相關新聞
Ansys與台積電合作多物理平台 解決AI、資料中心、雲端和高效能運算晶片設計挑戰
M31攜手台積電5奈米製程 發表MIPI C/D PHY Combo IP
Microchip擴大與台積電夥伴關係 日本建立專用40奈米製程產能
台積電攜手半導體中心 培育碩博士實作研究高階人才
ADI擴大與TSMC合作以提高供應鏈產能及韌性
comments powered by Disqus
相關討論
  相關文章
» 未來無所不在的AI架構導向邊緣和雲端 逐步走向統一與可擴展
» 關於台積電的2奈米製程,我們該注意什麼?
» 燈塔工廠的關鍵技術與布局
» 沒有牆的廠房資安,如何保平安?
» 日本真能透過台積設廠振興半導體產業嗎?


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.145.93.221
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw