帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
Cypress推出一系列免費網路研討會
會中針對多項高階時脈相關議題進行深入探討

【CTIMES/SmartAuto 黃明珠 報導】   2003年06月09日 星期一

瀏覽人次:【2051】

柏士半導體(Cypress Semiconductor)時脈技術部門自即日起在其網站提供一系列為期六個月的免費網路研討會。此一系列研討會將探討各種與高階時脈相關的重要議題,有興趣者可於任何時間至Cypress網站瀏覽。此次推出的一系列網路研討會共有三大主題,分別為「利用總時序預算評估時脈效能」、「減低總時序預算的影響」、以及「時脈數影響之下的總時序運算:資料分析」。會中所探討的內容相當廣泛,包括疊接鎖項迴路(Cascading PLL)、電磁干擾(EMI)、偵測高速時脈,及可編程時脈。

Cypress表示,研討會的內容為,一.利用總時序預算評估時脈效能:目前各種時序元件參數,特別是鎖相迴路型時脈緩衝器,已普遍存在於高頻精密系統中。然而過去十年以來,時脈產品的規格資料中,元件效能並沒有明顯地提升。此項主題的研討會將介紹一套更精準的評估模式,以有效計算時脈緩衝器對系統時序預算的影響以及各種主要環境因素對參數的影響。

二.減低總時序預算影響研討會:此項主題研討會深入探討研發業者在進行縮減時序運算考量時,如何運用各種常見的時脈樹(clock tree)範例,透過一組時脈分散緩衝器縮減總時序預算的影響。

三.時脈樹影響下的總時序預算:此項主題研討會將探討有關研發疊接式鎖相迴路(Cascading PLL)、追蹤相差(skew)、訊號抖動轉移(jitter transference)、以及累積的訊號抖動(accumulated jitter)等方面的考量因素與範例。

Cypress並且表示,欲瀏覽此系列研討會者,請前往以上各網站,在完成簡單的登記程序後,即可觀賞。此次參與者,都可以獲得一本由Cypress免費提供的「Perfect Timing: A Design Guide for Clock Generation and Distribution」手冊。(一人僅限一本)

關鍵字: 柏士半導體  計時器#!!**#時脈產生器 
相關新聞
Cypress提供NSE與Intel網路處理器間的互通能力
Cypress發表USB On-the-Go參考設計
Cypress與萬國合推USB 2.0介面矽碟機
Cypress與安捷倫合作研發光學滑鼠科技
Cypress 推出9 Mbit QDR記憶體樣品
comments powered by Disqus
相關討論
  相關文章
» 使用PyANSYS探索及優化設計
» 隔離式封裝的優勢
» MCU新勢力崛起 驅動AIoT未來關鍵
» 功率半導體元件的主流爭霸戰
» NanoEdge AI 解決方案協助嵌入式系統開發應用


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.145.180.152
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw