益華電腦(Cadence)日前指出，創意電子已採用Cadence之SOC Encounter作為其數位IC設計平台，協助其解決其客戶設計服務中的各種奈米尺寸設計挑戰–尤其是虛擬原型設計、繞線、訊號完整性，以及時脈收斂等問題。Cadence與創意電子共同參與一項設計方法開發專案，建立此套tapeout流程。

創意採用了SOC Encounter中的三項整合性元件，以確保可以在其階層式流程中可同時執行時脈及訊號完整性收斂作業; 其中包括First Encounter，NanoRoute以及Celtic。利用First Encounter可以執行從矽晶圓虛擬原型設計(Silicon Virtual Prototyping)開始的連續收斂方法，也就是具備完整拉線的全晶片設計。而即使IC包含大量的功能區塊及複雜的時脈條件， 矽晶圓虛擬原型設計也能夠幫助工程師提早預測並取得精確的設計實體特性。

創意電子副董事長兼執行長石克強表示，『奈米尺寸的問題以及客戶緊湊的產品上市時程，通常都是最困難的挑戰，所以我們與Cadence合作，以建立階層式IC實行流程。我們很高興Cadence益華電腦能夠與我們的工作團隊保持密切的合作。Cadence的SOC Encounter可以讓我們獲得絕佳的時脈和訊號完整性收斂流程，以及最佳的簽證(sign-off)品質。在去年，我們許多非常複雜的設計已經tapeout，就是最好的佐證。』

Cadence亞太區營運總裁詹崇新指出，『我們非常高興創意電子選擇SOC Encounter，因為這是客戶的一大福音。SOC Encounter平台可以讓我們的客戶發揮其矽晶片的最大效能，並且更快、更輕鬆地成功完成矽晶片製造作業。而更重要地，我們會一直與創意電子保持密切的合作，直到其成功送出tapeout。』