全球电子设计创新领导厂商益华计算机(Cadence Design Systems)宣布，设计服务公司创意电子(Global Unichip Corporation，GUC)运用Cadence Encounter 数字设计实现系统(Digital Implementation System，EDI)与Cadence Litho Physical Analyzer，成功地完成了20nm系统芯片(SoC)测试芯片的试产。两家公司的工程师们密切合作，运用Cadence解决方案克服了设计实现与DFM验证的设计挑战。

在开发期间，GUC创意电子运用Cadence Encounter解决方案支持20nm布局与绕线流程中所有错综复杂的步骤，包括双重曝光组件库准备、布局、频率树合成、保持固定(hold fixing)、绕线与绕线后优化。GUC 创意电子也运用Cadence Litho Physical Analyzer进行DFM验证，将20nm制程变异的不确定性转变成为可预测的影响，帮助缩短设计时程。

「我们选择Cadence益华计算机作为开发伙伴，因为他们在先进制程的成功已经获得大家公认。」GUC创意电子设计技术开发处处长曾智谋表示：「这个20nm SoC测试芯片在台积公司制程上试产成功，就是我们密切合作以及Cadence Encounter与DFM解决方案绝佳功能的直接成果。」

「随着客户纷纷移向20nm，他们面对着新的挑战，例如双重曝光与制程变异，大幅提高了风险。」Cadence益华计算机芯片实现事业群研发资深副总裁徐季平表示：「Cadence益华计算机以我们的设计实现和DFM验证工具克服了这些先进制程挑战。我们与伙伴们密切合作，验证这些新制程以降低风险，并且让客户能够满怀信心地轻松转移到20nm制程。」