先进集成电路设计的厂商，新思科技(SYNOPSYS)发表一套立即可取得的完整内存智财（IP），包含有内存模型、内存控制器与内存内建自我测试组件．此一DesignWare智财数据库中内存的解决方案，藉由单一授权协议与价格，提供给予设计工程师，并不需要支付使用费与专利权费用．

新思科技表示，DesignWare智财数据库提供一套专为能够与任何设计完美运作整合而设计的内存智财．此项能够运用预先设计、经过验证的智财区块的专门技能，乃是使设计工程师们大幅缩短创造与验证内存分支系统所需时间的关键．经过制程验证的DesignWare内存解决方案，确保设计工程师们能够达成最高效能表现，与轻易地整合可运用的智财．

「我们成功地运用DesignWare内存控制器达成一百五十MHz的系统操作频率，并将之顺利地整合到我们的设计环境当中，」Woodside网络公司的设计工程师，Subbu Muddappa表示．「这项完整的验证解决方案，其中包含了SDRAM与Flash内存仿真模块的新思科技DesignWare，允许我们快速与有效地验证整体无线局域网络的解决方案．」

DesignWare内存控制器乃是为动态与静态内存所设计，它是完全参数化而且可逻辑合成的内存控制器．单一内存控制器能够支持多样的内存型式，例如，DDR-SDRAM、SDR-SDRAM、Mobile-SDRAM、Micron SyncFlash、SSRAM、 SRAM、Flash与ROM装置．内存控制器藉由与AMBA AHB 2.0兼容的界面与系统链接，也可以藉由一个简易的转换界面与其它总线相连接．

DesignWare智财数据库中经过验证的内存仿真模块数目正持续不断地增加当中，目前已经有超过一千个模块，涵盖了超过二十五个内存供货商所提供的内存装置．仿真模块藉由于业界已经认定是标准的SWIFT界面与仿真器相互整合，所有新思科技的仿真器与其它主要仿真器供货商都支持这种界面．

DesignWare的内存内建自我测试组件，是为SRAM与ROM内存架构所设计的一种完全参数化、可逻辑合成的解决方案．DesignWare的内存内建自我测试解决方案，可以藉由内建的演算测试确保内嵌式内存的错误侦测覆盖，以提高整体产品的质量．为了降低测试时间与达到内嵌测试资源的使用极限，测试可以藉由共享的内建自我测试控制器进行平行运作．有四种业界标准的SRAM BIST演算方式可加以运用，并且能够在执行的过程中进行选择：March LR、March C-、MAT++与利用间歇投递机制的保留测试．

“我们已经不断地从我们的客户那边得知，取得个别的内存智财组件将成为过高的成本开销，”新思科技的DesignWare市场营销部主任，Ed Bard表示．“新思科技DesignWare智财数据库提供设计工程师们以单一价格，便能够立即使用一系列完整的内存目录．目前已经使用DesignWare智财数据库的数千位设计工程师，已能够轻易地从DesignWare内存中心的网站，藉由下载的方式获得最新供应的内存智财．”