FPGA ASIC原型验证平台HARDI，日前推出第四代ASIC原型验证平台HAPS-50系列；该系列的母板是以目前Xilinx Virtex-5 LX330为基准。最先上市的HAPS-52拥有四百万ASIC闸数的容量，并可与其他HAPS系列相互堆栈或联结，满足任何ASIC闸数的需求。预期将让目前ASIC设计领域，以更高的FPGA容量来更有成效的完成设计与验证。

FPGA ASIC原型验证平台

HARDI技术长Jonas Nilsson表示，HAPS的系列设计都是基于通用的FPGA验证平台所设计，因此可以支持业界的泛通用FPGA验证工具，譬如Synplicity Total Recall、AUSPY的ACE分割工具以及Temento DiaLite的FPGA除错工具。对于工程师而言，并不会因为选择HAPS而影响到公司内部现有的CAD流程，反而因为HAPS的通用性而能达到跨部门及重复使用的目的。

HAPS-50系列，也与其他HARDI先前所推出的HAPS-10、HAP-20以及HAP-30所有系列兼容；迈吉伦科技总经理指出，FPGA Prototyping就像是高度整合IC的火车头，带领着IC产业前进，当火车头尚未完备，整个产业势必也将因此也停滞，而HAPS-50系列的诞生，无疑是对国内ASIC原型验证平台注入一股强大的动力，加速产业的迈进。