美商柏士半導體23日宣佈開始供應可編程SONET/SDH OC-48實體層（PHY）元件：PSI2G100S的樣品，此款新產品為Cypress PSI系列(Programmable Serial Interface，可編程序列介面)的第二款產品。PSI2G100S 整合了2.5Gbps的SONET/SDH OC-48收發器、時脈資料回復(DR)路、序列並列轉換(ERDES)100K可編程邏輯閘道、高達240Kbits的通訊記憶體，鎖定OC-48/STM-12光學終端器、SONET/SDH路由器、以及多工子系統等市場。

PSI2G100S是Cypress在推出全球第一款2.5Gbps可編程實體層元件PSI2G100之後，緊接推出的第二款PSI系列產品。PSI裝置提供了1x2.5Gbps至8x1.5Gbps等不同的運作速度，以支援各種不同的高頻寬應用環境，更結合了高彈性、可預測時脈、使用簡易並內嵌SERDES晶片的Cypress複雜式可編程邏輯元件(CPLD)通訊記憶體及相位閉鎖迴路(PLL)。

Cypress的WarpR6.1軟體將提供完整的編程介面，讓研發工程師能輕易地將本身的IP技術，透過HDL區塊、HDL文字、或是圖形化狀態機，與SERDES晶片進行整合。