GLOBALFOUNDRIES 日前擬利用高介電常數金屬閘極 (High-k Metal Gate, HKMG) 展示其 28nm 超低功率 (SLP) 技術的強化矽晶片驗證設計流程。透過最新的設計自動化技術，該設計流程為進階類比／混合訊號 (AMS) 設計提供了全面可靠的支援。

此外，GLOBALFOUNDRIES 也將揭示與 EDA 合作夥伴共同開發的設計流程，針對類比及數位的「雙重曝影感知」20nm 製程予以認證，其中該技術節點的矽晶片驗證預計於 2013 年初進行。

在推出設計流程之前，GLOBALFOUNDRIES 致力於進行流程的矽晶片驗證，也使其客戶深具信心的利用業界最先進的設計工具組、工具指令檔，以及頂尖 EDA 供應商的方法，生產簽核就緒 (sign-off-ready) 的 28nm 數位及類比設計。該公司與設計工具及 IP 生態系統緊密合作，也加速了 20nm 等進階節點的工作流程開發能力，更超越其他晶圓代工廠，為客戶提供具閘極密度、效能及降低功率等各項優點。

GLOBALFOUNDRIES 設計支援服務部資深副總裁錢穆吉先生表示：「GLOBALFOUNDRIES 與設計實踐夥伴共同投入初期合作開發，確保公司持續居於製程技術的領先地位，並提供客戶深獲肯定、穩定可靠的解決方案。無論是 28nm 還是更先進的 20nm，製程技術與設計工具流程必須前後一致緊密契合，才能因應從設計到製造的各項重大挑戰。我們與產業夥伴密切合作，找出各種創新方式因應，例如數位 IC 的時間變化，以及客製晶片的佈局依賴效應。最新的各種流程，展現了本公司模式的優勢，以及在此層級提供代工廠解決方案所需的創新與專業。」